Измеритель частоты заполнения пачек импульсов

Измеритель частоты заполнения пачек импульсов

Иллюстрации

Показать все

Реферат

 

Изобретение позволяет повысить быстродействие и точность измерителя частоты, а также расширить область его применения. Устройство содержит формирователь 1 импульсов, счетчики 3 и 5 периодов измеряемой и опорной частот, генератор 8 опорной частоты, арифметический блок 4, включающий процессорный блок 12, блок 13 памяти, дешифратор 14 устройств ввода-вывода информации, устройства 15 и 16 ввода информации и порты 17 и 18 вывода информации . Введение элемента И 2, формирователя 6 интервалов и формирователя 7 импульсов позволяет исключить процесс автоподстройки дешифратора. Принцип работы устройства не накла (J С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 С 01 R 23/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (;ф;

©

CC а фиГ1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4050587/24-21 (22) 18.04.86 (46) 15.09.87. Бюл. У 34 (72) А.M.Ïàâåëüåâ, В.В.Кангин и Н.П.Ямпурин (53) 621. 317(088.8) (56) Авторское свипетельство СССР

11 834562, кл. G 01 R 23/00, 1979. (54) ИЗМЕРИТЕЛЬ ЧАСТОТЫ ЗАПОЛНЕНИЯ

ПАЧЕК ИМПУЛЬСОВ (57) Изобретение позволяет повысить быстродействие и точность измерителя частоты, а также расширить область

„„SU„„1337798 A 1 е? о применения. Устройство содержит формирователь 1 импульсов, счетчики

3 и 5 периодов измеряемой и опорной частот, генератор 8 опорной частоты, арифметический блок 4, включающий процессорный блок 12, блок 13 памяти, дешифратор 14 устройств ввода-вывода информации, устройства 15 и 16 ввода информации и порты 17 18 вывода информации. Введение элемента И 2, формирователя 6 интервалов и формирователя 7 импульсов позволяет исключить процесс автоподстройки дешифратора.

Принцип работы устройства не накла1337798 дывает дополнительных ограничений на частоты осуществляет вычисление часколичество пачек и количество импуль- тоты импульсов с учетом количества сов в пачке. Кроме того, измеритель импульсов в пачке. 1 з.п ф лы, 2 ил.

Изобретение относится к импульсной технике и может быть использовано для измерения частоты заполнения пачек импульсов.

Цель изобретения — повышение быстродействия и точности иэмеритепя частоты заполнения пачек импульсов, а также расширение области его применения.

На фиг. 1 представлена структурная схема предлагаемого измерителя, на фиг. 2 — временные диаграммы, поясняющие его работу.

Измеритель частоты заполнения пачек импульсов содержит формирователь

1 импульсов, элемент И 2, счетчик 3 периодов измеряемой частоты, арифметический блок 4, счетчик 5 периодов опорной частоты, формирователь 6 интервала, второй формирователь 7 импульсов, генератор 8 опорной частоты, вход 9 устройства, шины 10 входных сигналов, шину 11 кода задержки, процессорный блок 12» блок 13 памяти, дешифратор 14 устройств ввода-вывода информации, первое и второе устройства, 15 и 16 ввода информации, первый и второй порты 17 и 18 вывода инфор— мации, шины 19, 20 и 21 данных, адреса и управления соответственно и выход 22 устройства.

Вход первого формирователя 1 импульсов является вхоцом устройства, а его выход соединен с суммирующим счетным входом счетчика 3 периодов измеряемой частоты и входом записи формирователя 6 интервала. Выход генератора 8 опорной частоты соединен с первым входом элемента И 2, второй вход которого соецинен с выхоцом переноса формирователя 6 интервала и входом второго формирователя 7 импульсов, а выход подключен к суммирующему счетному входу счетчика 5 периодов опорной частоты и вычитающему счетному входу формирователя 6 интервала. Выход второго формирователя 7 импульсов соединен с входами сброса счетчиков периодов измеряемой

3 и опорной 5 частот. Вход прерывания процессорного блока 12 соединен с выходом второго формирователя 7 импульсов. Выход второго порта 18 вывода информации соединен шиной 11 кода задержки с 0-вхоцами формирователя 6 интервала. Входы первого 15 и второ10 го 16 устройств ввода информации соецинены шинами 10 входных сигналов соответственно с выходами счетчиков периодов измеряемой 3 и опорной 5 частот. Выходы данных первого 15 и

15 второго 16 устройств ввода информации соединены шиной 19 данных с входами данных первого 17 и второго 18 портов вывода информации, блока 13 памяти и процессорного блока 12. Ад20 ресные входы процессорного блока 12 и блока 13 памяти соединены шиной

20 адреса с адресным входом дешифратора 14 устройств ввода-вывода информации, управляющий вход которого сое25 динен шиной 21 управления с соответствующими входами первого 15 и второго 16 устройств ввода информации, второго порта 18 вывода информации, процессорного блока 12 и блока памя30 ти, а выходы подключены к входам блокировки первого 15 и второго 16 устройств ввода информации, первого

17 и второго 18 портов вывода информации. Выход первого порта 17 вывода

35 информации является выходом устройства.

Измеритель частоты заполнения пачек импульсов работает следующим образом.

Генератор 8 опорнои частоты выдает импульсы с периодом "i,(ôèã.2a).

В исходном состоянии, т.е. при отсутствии импульсов входного сигнала, счетчик 3 периодов измеряемой

45 частоты, счетчик 5 опорной частоты и формирователь 6 интервала находятся в нулевом состоянии, при этом сиг13377

Х вЂ” — С импульса нал логического нуля на выходе заема формирователя 6 интервала, поступая на вход элемента И 2, запрещает прохождение импульсов опорного генератора 8 через элемент И 2 на вычитающий счетный вход формирователя 6 интервала.

При поступлении на вход 9 измерителя входного сигнала на выходе фор10 мирователя 1 образуются импульсы, период следования которых равен периоду следования импульсов входного сигнала Т„, а общая длительность такой пачки импульсов равна Тр (фиг.25)

Эти импульсы поступают на суммируюший вход счетчика 3 периодов измеряемой частоты и вход записи формирователя

6 интервала. Счетчик 3 периодов измеряемой частоты осушес.твляет подсчет .0 этих импульсов, а формирователь 6 интервала — их задержку на величину К.

К вЂ” коэффициент задержки, коц которого всегда присутствует на Р-входах формирователя 6 интервала поступая

25 по шине 11 кода запержки с выхода второго порта 17 вывода из арифметического блока 4.

Залержка импульсов осуществляется следующим образом.

Передним фронтом первого импульса

30 формирователь 6 интервала устанавливается в состояние К, поскольку на его D-входах присутствует соответствующий коц иэ арифметического блока

4 при этом на его выходе заема поя- 35

7 вится сигнал логической единицы, который, поступая на вход элемента И 2. разрешает прохождение через него импульсов опорного генератора 8 на вычитающий счетный вход формирователя 40

6 интервала и суммирующий счетный вход счетчика 5 периодов опорной частоты.

Если период Т импульсов входного х сигнала удовлетворяет условию Т„(Ксо, 45 что обеспечивается соответствующим

К, то на выходе заема формирователя

6 в течение всей пачки импульсов будет сигнал логической единицы, а сигнал логического нуля на его выходе 50 заема появится через время Кс, относительно переднего фронта последнего импульса пачки (фиг. 2 ь).

Таким образом, с выхода заема формирователя 6 интервала снимается импульс, длительность которого равна

Т + К . Счетчик 5 периодов опорной и с частоты осуществляет измерение этого

98 1 формирователь 7 импульсов выдает импульс (фиг. 2 < ), передний фронт которого совпадает с задним фронтом импульса с выхода заема формирователя 6, а задний задержан о носительно его на время, необходимое для обработки информации в арифметическом блоке (t,).

Этот импульс, поступая на вход прерывания процессорного блока 12, делает запрос на прерывание.

Процессорный блок 12 организует обработку прерывания, подавая соответствующие коды по шинам управления

20 и адреса 21 на дешифратор 14 устройств ввода-вывода информации и устройства 15 и 16 ввода информации, что обеспечивает считывание показаний счетчика 3 периодов измеряемой частоты и счетчика 5 периодов опорной частоты в блок 13 памяти. При этом в счетчике 3 периодов измеряемой частоты будет коц числа N, соответствующий копичеству импульсов данной пачки. В счетчике 5 периодов опорной частоты будет код числа М, соответствующий временному интервалу Т„ +

+ К

Задним фрон гом импульса с выхода формирователя 7 импульсов счетчик 3 периодов измеряемой частоты и счетчик 5 периодов опорной частоты устанавливаются в исходное состояние, а в блоке 13 памяти будут храниться коды, соответствующие числам N, и М,.

При поступлении каждой последующей пачки импульсов аналогично описанному формируются и запоминаются значения N;, M, (i = 1,m), где т определяется арифметическим блоком 4 исходя из заданной точности измерения, соответствующие 1-м пачкам импульсов.

По окончании обработки i-й пачки имйульсов процессорный блок 12 организует программным путем вычисление частоты входного сигнала по формуле

Код, соответствующий частоте поступает по шине 19 данных на вход порта 18 вывода информации, а далее и на выход 22 измерителя.

Таким образом, введение элемента

И 2, формирователя 6 интервалов и формирователя 7 импульсов поэволяет значительно увеличить быстродействие предлагаемого измерителя за счет исключения процесса автоподстройки де—

133779Н шифратора и расширить область применения, поскольку его принцип работы не накладывает дополнительных ограничений на количество пачек и клличество импульсов в пачке и, кроме того, обеспечивает максимальную точность, поскольку вычисление частоты импульсов осуществляется с учетом количества импульсов в пачке.

Ф о р м у л а и з о б р е т е и и я

1. Измеритель частоты заполнения пачек импульсов, содержащий первый формирователь импу:1ьсов, вход которого является входом устройства, счетчик периодов измеряемой «лст<)ти, счетчик периодов опорной частоты, арифметический блок, генераf

ff им, IIó!lL.ñîâ соединен с входами сброс л счетчиков периодлн измеряемо» H ()flop

НоА частот и вхо LoM прс рь<13<3133<я лриф— метическог О < лока, П-13xoflhf g)<)phfffp<>f<лтеля интервала соединены шинами задержки с первым выходом вывода инфлрмлц)ги лрифметического блока, вьгход с.четчикл и:3меряемой частоты соединен

5 шинлми входных сигнллов с первым входом ввода информации арифметического б:<лкл, втор(й выход вывода информации лрифметичеcxof o G!Iof(d является выхсдлм устройства.

2. И1меритель по и. 1, о т л и ч а ю <ц и и с я тем, что арифметический блок содержит процессорный блок, блок плмяти, первый и второй порты вывода информации, первое и второе устройство ввода информации, дешифратор устройств ввода-вывода информаH P lf f (M 1)ХОД f f P

f« р»лгс> порта вывлдл инфлрмлции л< див< н 3)з»3< и кода задержки с первым

)ч)хл (Ом вь )одл »»<формации лрифмети>с ск()l <> б(>f ) устройств нвоцл информации след»пени пинами входных сигналов со(тf)< тстненн > с первым и вторим входа)н1 1<вл,)л »1<формлции арифметического с>ллкл, выходи длвных первог о и второ.>П

l о устрлйс I 13 ввода информации соединен«1 шинс и цлнных с входами данных плртлн вывода информации, блока па<гяти ll процессорного блока, адреснь)е

«ходи процессорного блока, блока памяти след»неви шиной адреса с адрес.1 .) ним f)ходом Lешифрлтopа устройств ввоцл-вьн)лда информации, управляющий

f3x<);f которого соединен шиной управления с I)тлр I>fli f>xîäëMH первого и

)3Topol () устройств ввода информации, 1(3

»ернлго порта вывода информации процССС Opffol O бЛОКЛ И л 1ОКа ПаМятИ, а

1fepf3f fe, второй, третий и четвертый нихлци плдк:<к) <еш,l соответственно к входам блокировки второго порта вь<с1<>

f3n;La информации,:1с рно го устройства ввода информ;ции, первого порта выНо I ÷ информации и вт Оро го ус тройстнл f) f<<)!La информ; ции, вико;1 вт зр ого порт;1 ньн)одл инфлрма 111<1 является выходом устрлиствл.

1337798

Составитель В.Величкин

Редактор А.Лежнина Техред В.Кадар Корректор H.Êîðoëü

Заказ 4125/42 Тираж 730 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4