Устройство для индикации квадратурного сдвига фаз между двумя гармоническими сигналами

Устройство для индикации квадратурного сдвига фаз между двумя гармоническими сигналами

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области электрических измерений и может быть использовано для контроля с повышенной точностью квадратурного сдвига фаз между двумя гармоническими сигналами . Изобретение обеспечивает по сравнению с известным повышение точности индикации квадратурного сдвига фаз между гармоническими сигналами путем снижения аддитивной составляющей погрешности измерения. Устройство содержит инвертор 1, коммутаторы 2, 10,11,12 и 13, сумматор 3, усилитель 4 несущей, детектор 5, управляемый фильтр 6 для выделения сигналов прямоугольной формы, усилитель 7 низкой частоты, синхронный выпрямитель 8, квадратурный фазорасщепитель 9, компаратор 14, делители 15 и 16 частоты, элементы 17 и 18 памяти, измерительный прибор 19. Уровень снижения аддитивной погрешности будет определяться погрешностью запоминания и хранения элементов памяти 17 и 18, а также стабильностью квадратурного фазорасщепителя 9. Погрешность этих элементов в данном устройстве не хуже 1%. 1 ил. с л со оо оо

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„Я0„„1337813

1 д1) 4 G 01 R 25/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4036539/24-21 (22) 14.03.86 (46) 15.09,87. Бюл. К 34 (71) Львовский политехнический институт им. Ленинского комсомола (72) И.М,Бучма (53) 621.317.77 (088.8) (56) Авторское свидетельство СССР

1190292, кл. С 01 R 25/00, 1983, Авторское свидетельство СССР

М 1241146, кл. G 01 R 25/00, 04.05.84. (54) УСТРОЙСТВО ДЛЯ ИНДИКАЦИИ КВАДРАТУРНОГО СДВИГА ФАЗ МЕЖДУ ДВУМЯ ГАРМОНИЧЕСКИМИ СИГНАЛАМИ (57) Изобретение относится к области электрических измерений и может быть использовано для контроля с повышенной точностью квадратурного сдвига фаз между двумя гармоническими сигналами. Изобретение обеспечивает по сравнению с известным повышение точности индикации квадратурного сдвига фаз между гармоническими сигналами путем снижения аддитивной составляющей погрешности измерения. Устройство содержит инвертор 1, коммутаторы 2, 10, 11, 12 и 13, сумматор 3, усилитель

4 несущей, детектор 5, управляемый фильтр 6 для вьщеления сигналов прямоугольной формы, усилитель 7 низкой частоты, синхронный выпрямитель 8, квадратурный фазорасщепитель 9, компаратор 14, делители 15 и 16 частоты, элементы 17 и 18 памяти, измерительный прибор 19. Уровень снижения аддитивной погрешности будет определяться погрешностью запоминания и хранения элементов памяти 17 и 18, а также стабильностью квадратурного фазорасщепителя 9 ° Погрешность этих элементов в данном устройстве не хуже 17.

1 ил.

13 37813

Изобретение относится к технике электрических измерен)ьй и может быть использовано для контро:)я с повышенной точностью квадратурного сдвига фаз между двумя гармоническими сигналами.

Цель изобретения — повыше точ30

45 ности индикации квадратур«ого сдвига фаз между гармоническими сигнала )II )p эа счет снижения аддитивной составляющей погрешности иэл?ерс ния.

Иа чертеже представлена структурная схема предлагаемого устройства °

Устройство содержит инвертор 1, первый коммутатор 2, входы которого соединены соответстве.)но с Входом и выходом и« ртпра 1, п«.лсловате:«ьно соединенные сумматор 3, первый Вход которого подключен к выходу )сомл)ута- 2О тора 2, ус)глитель 4 несущей, детектор 5, управляемый ф))льтр 6 для выде ления сигнала прямоугольной формы, усилитель 7. Вп)экой частоты, синхронный выпрямитель 8, к«адратурный фазо- 26 расщепите «ь 9, второй 10, третий 11, четвертый 12 и пятый 13 коммутаторы, последовательно соединенные компаратор 14, второй Вход которогп зазомлен, первый делитель 15 частоты и второй дези)тель 16 частоты, пер«ый

17 и второй 18 элементы памяти и измерительный прибор 19, )р))чем «ход квадратурного фазорасщепитсля 9 первые входы второго 10 11 третьс.гп

11 коммутаторов сосдинен?,1 с .ioрвым входом устройства, первый вход четвертого коммутатора 12 соедин)ен с вторым входом устройства, второй вход второго кол)мутатора 10 coåä?I)II )) с

40 первым Вь)ходОм квлдратурнОГО фа )орас» щепителя 9, )зторой Выход которого соединен с вторыми входами греп его 11 и четвертого 12 коммутаторов, «) )xoF«, второго коммутатора 10 соеди))ен с входом инвертора 1, «ыход третьего коммутатор;1 11 соед)?нен с пер«?л «зходом компаратора 14, вьгход четвертого коммутатора 12 соединен с «з орым входом сумматора 3, выход пер)зо) о делителя 15 частоты соединен с уира)зияющими входами первого коммутатора 2, х синхронного выпрямителя 8 и управляемого фильтра 6 для выделения сигнала прямоуГОльнои формы, ВхОд пятОго КОммутатора 13 подключен к выходу синхронного выпрямителя 8, первый «ыход пятого коммутатора 13 соединен с «ходом первого элемента 17 памяти, а второй выход — с входом второго о««р мента 18 памят)1, управляющие входы второго 10, третьего 11, четвертого

12 и пятого 13 коммутаторо« подключены к Выходу второго делителя 16 частоты, а измерительный пр))бор 19 включен между Вь?ходами первого 17 и второго 18 элементов памяти, Устройство работает следующим образом.

Пусть в пер«ый полупериод управляющего сигнала с выхода триггера делителя 16 частоты входы «торого 10, третьего 11 и четвертого 12 коммутаторов подключаются к своим вторым входам, а выход синхронного выпрямител?1 8 через «хо;« пятого коммутатора

13 и «торой егп выход подкл)очается к входу второго элемента 18 памяти. В этом случае сравниваемый сигнал LL, поступает на прецизионный Высокостаби.«ьный квадратурный фазорасщепитель

9, с выхода которого квадратурные гар) lf монические сигналы tlt =U, з1п 4)t, П,,=

=U,"sin(ut+ii/2) через «торые входы второго 10, третьего 11 и )етвертого

12 коммутаторов поступают на их вьгходы. При этом на вход инвертора 1 по) дается сигнал Г . Пер«зый коммутатор

2, входы которого подклю Ie)I)gl к входу

Выходу 1)нвс ртора 1, периоцичсски с ч;)с тoToll иll«ОРТ111«o)i;1111111 (ко?1! 1 v TB)11111)

ВBдаваемой «ыходным сиги,)лом делителя

15 )астоты, подает на первый вход

c ó лlматОра 3 то 1)ХОдной 1 о выхоДВОй сигналы ин«ертора 1. Одновременно curIt нал U,, квадратурн) 111 П,, поступает на Второй вход сумматора 3 и вход компаратора 14, обеспечивает работу делителей 15 и 16 частоты и такую начальную фазу управляющего сигнала делителя 15 частоты, при которой обеспечивается мпнимальна аддитивная погрешность От комб)гнационных воставляющих. Тогда íà llpp«of 1 входе сумматора

3 действует сформированный первым коммутатором 2 периодически инвертированный сигнал

) ° )! II

Б =U в«п ь«с+(с) - -) 1 + -------- х ь ) 2

ll

2(q -) х х)хп х intttt +u i)) где П,,).« — соответственно амплитуда

I и частота сигнала UI, 2, с — частота и начальная фаза управляющего сигнала на выходе делителя 15 частоты.

1337813

15 где

U с,а „г

U< +U, 1 д „7

20

30

При суммировании сумматором 3 сигН налов П и U,, получают амплитуднофазомодулированный сигнал

1- с +U p 11 с П Р

Ь = †---- 1+-- †--sign sin(Qt +с ) x с 2 U +U с р с+ 4 о с- Р

xsin ut+-с-- 1+ — — — sign san(At+g) 2 Чс+ 1р (1) соответственно начальные фазы суммарного сигнала в первый и второй полупериоды инвертирующего сигнала на выходе делителя 15 частоты.

Как видно из (1), амплитуда огибающей, пропорциональная разности амплитуд U и U<, равна нулю.

Разность U -U может возникнуть с в результате отклонения модуля и фазы коэффициента передачи инвертора 1 от номиналов, равных соответственно единице и, а также от неидентичности фазовых характеристик входов сумматора 3 и паразитных связей между цепями управления и сигнала в канале огибающей. В этом случае сигнал огибающей, выделенный детектором 5 и управляемым фильтром 6, усиливается усилителем 7 низкой частоты, выпрямляется синхронным выпрямителем 8, управляемым сигналом с выхода делителя 15 частоты, и через второй выход пятого коммутатора 13 подается на элемент 18 памяти, где и запоминается.

Напряжение U Ä,в, запомненное элементом 18 памяти, пропорционально аддитивной погрешности от суммарного воздействия таких факторов, как отклонение модуля и фазы коэффициента передачи инвертора 1 от номиналов, равных соответственно единице и от неидентичности фазовых характеристик входов сумматора 3, от паразитных связей между цепями управления и гигнала в канале выделения огибающей и т.д., т.е. П п в = Uо

Во второй полупериод управляющего сигнала с выхода делителя 16 частоты выходы второго 10, третьего 11 и четвертого 12 коммутаторов подключаются к своим первым входам, обеспечивая прохождение сигнала IL на вход инвертора 1 и вход компаратора 14, работу делителей 15 и 16 частоты и такую начальную фазу выходного сигнала делителя 15 частоты, при которой аддитивная погрешность от комбинационных составляющих становится минимальной.

При этом сигнал U проходит на второй вход сумматора 3. Одновременно выход синхронного выпрямителя 8 через вход пятого коммутатора 13 и его первый выход подключается к входу первого элемента 17 памяти, При этом напряжение U,,,„, запоминаемое элементом 17 памяти, представляет собой сумму двух составляющих: первая — hU пропорциональна абсолютной аддитивной погрешности от указанных выше факторов, а вторая, равная

S (+ Ag) где S — коэффициент преобразования схемы; + a g = Ц, — 4 — «/2 — отклонение разности начальных фаз сигналов

Ц, и Q от квадратуры, пропорциональна отклонению разности фаэ С, — сР2 входных сигналов U-, и Б; от квадратуpb>, т.е. Б „, =6Uo S Щ, Измерительный прибор 19, включенный между выходами элементов 17 и 18 памяти, измеряет разность напряжений между ними, Поэтому измеренное напряжение пропорционально отклонению разности фаз сравниваемых сигналов от квадратуры.

Уровень снижения аддитивной погрешности в предлагаемом устройстве определяется погрешностью запоминания и хранения элементов 17 и 18 памяти, а также стабильностью квадратурного фазорасщепителя 9. Погрешность элементов 17 и 18 памяти не хуже 1Т, После второго полупериода управляемого выходного сигнала делителя 16 частоты опять следует первый, и процесс повторяется, Эормулаизобретения

Устройство для индикации квадратурного сдвига фаз между двумя гармоническими сигналами, содержащее инвертор, первый коммутатор, входы которого соединены с входом и выходом инвертора, последовательно соединенные сумматор, первый вход которого соединен с выходом первого коммутатора, усилитель несущей, детектор, последо1337813

Составитель В.Шубин

Техред И.Попович Корректор М.Демчик

Редактор А.П»ежнина

Заказ 4126/43 Тираж 730 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная, 4 вательно соединенные усилитель низкой частоты и синхронный выпрямитель, измерительный прибор, а также последова тельно соединенные компаратор и перВ вый делитель частоты, выход которого подключен к управляющим входам первого коммутатора и синхронного выпрямителя, о т л и ч а ю щ е е с я тем, что, с целью повьппения точности, в него вве- 10 дены квадратурный фазорасщепитель, второй, третий, четвертый и пятый ком. мутаторы, из которых второй, третий и четвертый выполнены с двумя входами и одним выходом, а пятый — с одним входом и двумя выходами, первый и вто. рой элементы памяти, управляемый фильтр для выделения сигнала прямоугольной формы и второй делитель частоты, причем вход квадратурного фазо- 2р расщепителя и первые входы второго и третьего коммутаторов соединены с первым входом устройства, первый вход четвертого коммутатора соединен с вторым входом устройства, второй вход второго коммутатора соединен с первым выходом квадратурного фазорасщепителя, второй выход которого соединен с вторыми входами третьего и четвертого коммутаторов, выход второго коммутатора соединен с входом инвертора, выход третьего коммутатора соединен с входом компаратора, выход четвертого коммутатора соединен с вторым входом сумматора, выход детектора соединен с входом управляемого фильтра, выход которого соединен с входом усилителя низкой частоты, а управляющий вход — с выходом первого делителя частоты, информационный вход пятого коммутатора соединен с выходом синхронного выпрямителя, первый его выход — с входом первого элемента памяти, второй его выход — с входом второго элемента памяти, вход второго делителя частоты соединен с выходом первого делителя частоты, выход второго делителя частоты соединен с управляющими входами второго, третьего, четвертого и пятого коммутаторов, а входы измерительного прибора соединены с выходами элементов па,мяти.