Устройство для контроля пакетно-оптимальных @ - кодов

Устройство для контроля пакетно-оптимальных @ - кодов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для контроля цифровой информации . Цель изобретения - повышение достоверности контроля. Устройство содержит п-разрядный регистр 1, t-1 групп т-входовых элементов И 2,3, группу 3t-BxoAOBbDC элементов И 4, группу двухвходовых элементов И 5, группу элементов И 6, аервый и второй блоки 7 и 8 индикации, элемент ИЛИ 9, информационные входы 10,вход 11 сброса, информационные выходы 12, выход 13 сбоя. 1 ил. сл

СОЮЗ СОВЕТСНИ Х

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

151)4 G 06 F 11 00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3910498/24-24 (22) 17.06,85 . (46) 15.09.87. Вюл. М-* 34 (72) А.В,Ткаченко и О.П,Гриб (53) 681 ° 325 (088.8) (56) Авторское свидетельство СССР

1293731, кл. G 06 F 11/00, 1985. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦАКЕТНО-ОПТИ11АЛЬНЪ|Х T-КОДОВ (57) Изобретение относится к вычислительной технике и может быть использонано для контроля цифровой информации ° Цель изобретения — повышение достоверности контроля. Устройство содержит п-разрядный регистр 1, t — 1 групп m-входовых элементов И 2,3, группу 3t-входовых элементов И 4, группу днухвходовых элементов И 5, группу элементов И 6, первый и второй блоки 7 и 8 индикации, элемент

1!!!11 9, информационные входы 10,вход

II сброса,,информационные выходы 12, выход 13 сбоя, 1 ил.

1337899

Изобретение относится к вычислительной технике и может быть использовано для контроля цифровой инфордующими рекуррентными соотношением

О при и О

1 при n t

2 при п мации.

Цель изобретения — повышение достоверности контроля.

На чертеже представлена блок-схема устройства для t = 3.

Устройство содержит и-разрядный . регистр 1, t-1 группы m-входовых элементов И 2 и 3, группу 3t-входовых элементов И 4, группу двухвходовых элементов И 5, группу элементов

И 6, первый и второй блоки 7 и 8 индикации, элемент ИЛИ 9, информационные входы 10, вход 11 сброса, информационные выходы 12 и выход 13 сброса устройс гва, Устройство работает следующим образом, Пакетно-оптимальные t-числа Г (n) при заданном целом t ъ О и любом целом n О задаются следующим аналитическим алгоритмом IIt(п) t (и-t-k) при п > t ° к=О

)ð При 3

)с — 4t-)>,2t (1 ° 1) f— - n-t 0

 — О, St (п-)), где F (n) — мощность пакетно-оптиt мального t-кода разрядностью и, которая определяется следуювтим рекуррентным соотношением

О при п О

1 при Оn t — 1 (2) (n-t+1) при t n 3t-1 (n-t) при 3t п 14г — 2

4t -1

+E (и-k) при и > 4t-1, =at

5t (n) 25

О при n t — 1 -1 > (и-пт) при п = t (1) и О т (и-г-пт) при 3t-) >n t+) .,Ь л в

, у (n-j -m+1)+F (n-k) при п 3t, m o ; (n)= аналитический алгоритм (2) определен

30 только при п t ° При t=! пакетнооптимальный код преобразуется в известный оптимальный код Фибоначчи. в

Пакетно-оптимальные t-числа F (п), где (и) — веса двоичных разрядов

)) t определенные по аналитическому алгопакетного -кода, которые ритму (1) при заданном целом t О и

35 при заданном целом t Ъ О любом целом n О представляются в вии любом и задаются сле- де

00...0 11...1 00. ° .О 11...1 ... 00.. ° О 1)...) 00...0 —

k t m, ттт k (j — 1 Z)

45 при условии t m < 3t — 1

Ос 2t — ) где m u k — целые неотрицательные

) числа.

Контролируемый код записывается в регистр 1, При этом m-входовые элементы И 2 и 3 контролируют нарушения 5р в виде меньшего, чем t числа подряд идущих единиц. 3t-входовые элементы

И 4 контролируют нарушения в виде большего чем 3t-1 числа подряд идущих нулей. Двухвходовые элементы И 5 конт-55 ролируют нарушения в виде большего чем t числа подряд идущих единиц и меньшего, чем t числа подряд идущих нулей. Элементы И 6 контролируют нарушения в виде меньшего чем t числа единиц в группе младших разрядов, В том случае, если в какой-либо группе разрядов кода происходит то или иное нарушение допустимых комбинаций нулей и единиц, то на выходе соответствующего элемента И появляется единичный сигнал, который индицируется в первом или во втором блоках

7 или 8 индикации и через элемент

ИЛИ 9 поступает на выход 13 сбоя устройства, сигнализируя о возникновении ошибки в контролируемом коде, Ф о р м у л а и з о б р е т е н и я

Устройство для контроля пакетнооптимальных t-кодов, содержащее п!

33789

Составитель О,Неплохов

Техред К.Ходаиич

Корректор С.Черни

Редактор И.Касарда

Заказ 4133/48 Тираж 672

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Подписное

Производственно-полиграфическое предприятие, г,Ужгород, ул.Проектная, 4 разрядный регистр, информационные входы разрядов которого являются информационными входами устройства, вход сброса п-разрядного регистра

5 является входом сброса устройства, t-1 групп m-входовых (m = 3,4,5, °, t+1) элементов И по n — m + 2 элементов в каждой, первый вход i-го

m-входового элемента И подключен к инверсному выходу i-го разряда и-разрядного регистра, 1 — и вход (3

2,3,...,m-1) i-го m-входового элемента И подключен к прямому выходу

i+j — 1-го разряда п-разрядного регистра, последний вход i-rom-входового элемента И подключен к инверсному выходу i+m-1-ro разряда и-разрядного регистра, выходы m-входовых элементов И соединен с соответствующими входами первого блока индикации и соответствующими входами многовходового элемента ИЛИ, выход которого является выходом сбоя устройства, второй блок индикации, прямые выходы 25 разрядов п-разрядного регистра являются информационными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения достовернос-

4 ти контроля, в устройство введены группа n-t двухвходовых элементов И, группа и-3t+1 3t-входовых элементов

И и t-1 элемент И, первый вход i-го двухвходового элемента И подключен к прямому выходу i-го разряда и-разрядного регистра, второй вход — к прямому выходу i+t-го разряда п-разрядного регистра, выход — к соответствующему входу многовходового элемента ИЛИ и соответствующему входу второго блока индикации, j-й вход

i-ro 3t-входового элемента И подключен к инверсному выходу i+j-го разряда п-разрядного регистра, выход к соответствующему входу первого блока индикации и соответствующему входу многовходового элемента ИЛИ, i-й вход j-го элемента И (i = 1,2. ..j) подключен к прямому выходу i-го разряда п-разрядного регистра, j+1-й вход j-го элемента И подключен к инверсному выходу j+1-ro разряда и-разрядного регистра, выходы элементов И подключены к соответствующим входам первого блока индикации и соответствующим входам многовходового элемента ИЛИ,