Цифровой синтезатор частот

Цифровой синтезатор частот

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике и обеспечивает расширение диапазона выходных частот. За счет введения в блок 3 сумматоров в каждый из п суммирующих эл-тов триггера 17 и накапливающего сумматора (НС) 18 быстродействие блока 3 увеличивается до быстродействия одного эл-та . В качестве НС 18 в каждом из э-тов м.б. использован , напр., НС 18 на четьфе двоичных разряда или меньше. Возникающая при этом задержка (на один период тактовой частоты Т) появления правильно суммарного кода на выходе последующего эл--та 16, компенсируется введением такой же задержки кода в блоке 4 регистров. Введение регистра 13 сдвига, задерживающего сигнал переполнения блока 3 на m тактов, позволяет открыть ключ 8 через время тТ после смены кода на входе управляемого г-ра 7 тока, достаточное для установления заданного значения тока на выходе г-ра 7. В результате тактовая частота f м.б. существенно увеличена . 1 ил. с (Л вбг/од 00 00 со 00 (Г

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

99 А1 (19) (11) (51) 4 Н 03 В 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К д ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3988452/24-09 (22) 09. 12.85 (46) 15.09.87. Бюл. М 34 (72) В.Д.Белов, А.Н.Гордонов, И.Н.Гуревич, Ю.А.Никитин и Т.Я.Хотякова (53) 621.373.42(088.8) (56) Авторское свидетельство СССР

М - 978314, кл. Н 03 В 19/00, 12.01.81.

Авторское свидетельство СССР

В 1218438, кл. Н 03 В 19/00, 17. 12.84. (54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ (57) Изобретение относится к радиотехнике и обеспечивает расширение диапазона выходных частот. За счет введения в блок 3 сумматоров в каждый из и суммирующих эл-тов 161 †„ триггера 17 и накапливающего сумматора (НС) 18 быстродействие блока 3 увеличивается до быстродействия одного эл-та 16, — 16„. В качестве НС 18 в каждом иэ э-тов 16„-16„ м.б. использован, напр., НС 18 на четыре двоичных разряда или меньше. Возникающая при этом задержка (на один период тактовой частоты To) появления правильно суммарного кода на выходе последующего эл-та 16 „, -16„ компенсируется введением такой же задержки кода в блоке 4 регистров. Введение регистра

13 сдвига, задерживающего сигнал переполнения блока 3 на m тактов, позволяет открыть ключ 8 через время

mT, после смены кода на входе управляемого г-ра 7 тока, достаточное для с

С> установления заданного значения тока на выходе r-ра 7. В результате тактовая частота fo м.б. существенно увеличена. 1 ил.

m Т, после смены кода на входе первого УГТ 6, достаточное для установления заданного значения тока на выходе первого УГТ 6.

В результате тактовая частота может быть существенно увеличена.

Через К периодов тактовой частоты появляется сигнал переноса на выходе триггера 17 первого суммирующего элемента 16, блока 3 сумматоров, поступающий на управляющий вход регистра

5 памяти н на информационный вхрд регистра 13 сдвига. К этому моменту на выходах блока 4 регистров образуется код у., равный коду, который образовался бы в стандартном накапливающем сумматоре. Сигнал переноса запускает регистр 13 сдвига и считывает выходной код блока 4 регистров у. в первый

1 регистр 5 памяти. Этот код содержит информацию об ошибке временного положения вьщеленного импульса относительно равномерной гипотетической последовательности выходной частоты.

Особенность работы блока 3 суммато-. ров, тактируемого частотой генератора

1, состоит в том, что он выделяет ближайший импульс после гипотетического и код у содержит информацию о запаздывании реального импульса относительно гипотетического. С помощью сумматора 6 вычисляется временная ошибка предыдущего импульса генератора 1:

P =И вЂ” у., которая устраняется следующим образом.

Регистр 13 сдвига отсчитывает m

40 имп,льсов генератора 1 и íà его выходе возникает сигнал, поступающий на

D-вход триггера 14. За время То (Т =

1/й ) на выходе первого УГТ 7 устанавливается ток, определяемый кодом

45 Р, с выхода сумматора 6. На выходе

D-триггера 14 образуется импульс длительностью Т 9, начало которого определяется m импульсом генератора 1.

Этот импульс открывает первый ключ 8

5 и в течение времени Т осуществляется заряд конденсатора 10 током первого

УГТ 7. На выходе компаратора формируется импульс, поступающий на второй вход элемента И 15. В момент появле55 ния m+1 импульса генератора 1 на первом входе элемента И 15 появляется уровень "1" и сигнал с выхода элемента И 15 открывает второй ключ 12. Начинается разряд конденсатора 10 то1

1337989

Изобретение относится к радиотехнике и может быть использовано в радиоприемных и радиопередающих устрой ствах, а также в измерительной технике.

Цель изобретения — расширение диапазона выходных частот.

На чертеже представлена электрическая структурная схема цифрового ig синтезатора частот.

Цифровой синтезатор частот содержит генератор 1 опорной частоты, блок

2 установки кода частоты, блок 3 сумматоров, блок 4 регистров памяти, регистр 5 памяти, сумматор 6 кодов, первый управляемый генератор тока (УГТ) 7, первый ключ 8, компаратор 9, конденсатор 10, второй УГТ 11, второй ключ 12, регистр 13 сдвига, D-триггер 20

14, элемент И 15. При этом блок 3 сумматоров содержит и суммирующих элементов 16, — 16„, каждый из которых состоит из триггера 17 памяти и накапливающего сумматора (НС) 18. Блок 25

4 регистров памяти состоит из и-1 каналов 191 19„, каждый из которых состоит из последовательно соединенных параллельных регистров 20.

Цифровой синтезатор частот работа- дп ет следующим образом.

Код требуемой выходной частоты М с выхода блока 2 установки поступает на входы блока 3 сумматоров, второго

УГТ 11 и на вторые входы сумматора 6.

С частотой следования тактовых импульсов на выходе генератора 1 в блоке сумматоров 3 осуществляется сложение накопленного числа с числом M. 3a счет введения в блоке 3 сумматоров в каждом из и суммирующих элементов

161 †„ триггера 17 и НС 18 быстродействие блока 3 сумматоров увеличено до быстродействия одного суммирующего элемента 16„-16„. В качестве HC 18 в каждом из суммирующих элементов 16>16 может быть использован, например, ь

НС 18 на четыре двоичных разряда или меньше. Возникающая при этом задержка (на один период тактовой частоты Т,) появления правильного суммарного кода «а выходе последующего суммирующего элемента 16 „, — 16„ компенсируется введением такой же задержки кода в блоке 4 регистров.

Введение регистра 13 сдвига, задерживающего сигнал переполнения блока 3 сумматоров íà m тактов, позволяет открыть первый ключ через время

3 133 ком второго УГТ 11, определяемый коцом числа М. Как только напряжение на конденсаторе 10 достигает величины опорного напряжения Е „, заканчивается импульс на выходе компаратора 9 и через элемент И 15 закрынается второй ключ 12 и заканчивается разряд конденсатора 10 . При следующем переполнении блока 3 сумматоров весь цикл повторяется. Различие заключается в другой величине у . и, следователь-!

+ 1 но, в другом токе первого УГТ 7, определяемого новым числом Р;., Число P определяет величину паразиткой фазовой модуляции импульсов

1, на выходе D òðèããåðà 14: I

Р; Т с1 г . = 2 Л вЂ”вЂ”

ТВых которая приводит к временному сдвигу (в сторону опережения относительно гипотетической равномерной последовательности той же частоты) каждого выходного импульса на величину

1 Р д ; = 27 4У Тащу = То1

L где Т, „— период следования выходных импульсов.

Задержка t окончания импульса на выходе компаратора 9 определяется из условия равенства напряжений при заряде и разряде конденсатора 10:

Р;-Т> Т и Z, at, Ж = -------- - П

3 где С вЂ” емкость конденсатора 10, î»

I, — токи соответственно первого и второго УГТ 7 и 11 при минимальных управляющих кодах ("1" только в младшем разряде).

Отсюда М = t — t = -- --- Т

Т 03

3 ор т.е. при 1 = ? „, осуществляется полная компенсация паразитной фазовой модуляции заднего фронта выходных импульсов. Постоянный сдвиг выходной импульсной последовательности на величину m Т, не нлияет на спектральные характеристики выходного сигнала.

Разбиение блока 3 сумматоров на и суммирующих элементов 16, — 16„ позволяет н п раз повысить быстродействие блока 3 сумматоров по сравнению с обычным накапливающим сумматором, однако при этом сигнал переноса на входе каждого суммирующего элемента 16; задерживается на один такт по сранне7989

?5

30 выходом второго управляемого генератора тока, выход второго ключа объединен с первым выводом конденсатора

35 и подключен к выходу первого ключа, второй вывод конденсатора соединен с общей шиной, кодоный вход второго управляемого генератора тока объединен с кодовым входом блока сумматоров и подсоединен к выходу блока установки кода частоты, выход генератора опорной частоты соединен с тактовым входом блока сумматоров, второй выход

D-триггера подключен к управляющему

45 входу первого ключа, выход компаратора соединен с вторым входом элемента

И, при этом второй вход комларатора является нходом опорного напряжения

50 цифрового синтезатора частот, о т личающийс я тем,что,сце— лью расширения диапазона выходных частот, н него введены регистр сдвига, блок регистров памяти и сумматор

55 кодов, при этом блок сумматоров содержит и суммирующих элементов состо 5

20 нию с сигналом переноса на выходе предыдущего суммирующего элемента

16. и, соответственно, на один такт

I %1 задерживается образование истинного кода на выходе суммирующего элемента

16;. Блок 4 регистров компенсирует эту задержку и состоит из взаимонезависимых каналов иэ параллельных регистров 20. Число параллельных регистров 20 в каждом из каналов определяется номером i суммирующих элементов

16„ — 16„ блока 3 сумматоров, с которым соединен данный канал блока 4 регистров., Унеличение быстродейстния блока 3 сумматоров позволяет во столько же раз повысить частоту генератора 1 и, соответственно, повысить диапазон выходных частот.

Форм эре ения

Цифровой синтезатор частот, содержащий блок установки кода частоты, блок сумматоров и регистр памяти, последовательно соединенные первый управляемый генератор тока, первый ключ и компаратор, последовательно соединенные генератор опорной частоты, D-триггер, элемент И и второй ключ, сигнальный вход которого соединен с ящих из последовательно соединенияI: накапливающего сумматора и триггера памяти, кодовые входы Il накаплпваюши

7989

Составитель Ю.Ковалев

Техред И.Попович

Корректор Г.Решетник

Редактор М.Дылын

Заказ 4141/52

Тираж 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

5 133 сумматоров объединены и являются кодовым входом блока сумматоров, тактовые входы и накапливающих сумматоров объединены с тактовыми входами и триггеров памяти и являются тактовым входом блока сумматоров, выход триггера памяти каждого последующего суммирующего элемента соединен с входом переноса накапливающего сумматора предыдущего суммирующего элемента, управляющий вход регистра памяти объединен с информационным входом регистра сдвига и подключен к выходу триггера памяти первого суммирующего элемента блока сумматоров, тактовый вход регистра сдвига объединен с тактовым входом блока регистров памяти и подключен к выходу генератора опорной частоты, первый, второй входы и выход сумматора кодов соединены соответственно с выходом блока установки кода частоты, с выходом регистра памяти и с кодовым входом первого управляемого генератора тока, блок регистров памяти содержит (и 1) каналов, каж5 дый иэ которых содержит последовательно соединенные параллельные регистры, при этом кодовый вход каждого из (п-1) каналов соединен с выходом соответствующего суммирующего элемента блока сумматоров, кодовый выход первого суммирующего элемента блока сумматоров объединен с кодовыми выходами (и-1) каналов блока регистров памяти и подключен к кодовому входу регистра памяти, тактовые входы параллельных регистров (n-1) каналов блока регистров памяти объединены и являются тактовым входом блока реги. стров памяти, при этом число д парал20 лельных регистров в первом, втором,... (n-1)-м каналах блока регистров памяти равно соответственно 1, 2, (п-1) .