Устройство усиления

Устройство усиления

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике и обеспечивает повышение стабильности режима, уменьшение нелинейных искажений и уровня шума. Устр-во содержит операционный у-ль 1, входной резистор 2, логарифмирующие транзисторы (т) 3 и 4, антилогарифмирующие Т 5 и 6, дополнительные 17, 8, 17 и 18, восемь резисторов 9, 10, 12, ц, 15, 20-22, конденсатор 11, диодь 13 и 23, токоограничивающий Т 16, Т 19 защиты, источник 24 питания, вход 25 управления. При равенстве исходных токов покоя ТЗ, 4и5, 6с подачей отрицат. напряжения на вход 25 токи Т 3 и 4 увеличиваются, а токи Т 5 и 6 уменьшаются, что соответствует снижению коэф, передачи устрва. Т.к. токи Т 5 и 6 становятся существенно меньше токов Т 3 и 4 (значения к-рых ограничиваются неизменным исходным током покоя Т 7 и 8), дальнейшее снижение коэф. передачи происходит за счет уменьшения токов Т 5 и 6. Такое ограничение постоянных токов Т 3 и 4 соответствует уменьшению влияния их шумов. 2 ил. Ф (Л фиг.1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

150 4 1 03 G 3/30

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3949427/24-09 (22) 27,08.85 (46) 15.09.87, Бюл. 11 34 (72) 3,П.Тарасов и С.В.Сидоров (53) 621.396.662(088.8) (56)- Патент США М 3681618, кл. G 06 G 7/24, 1971.

Патент США М 3714462, кл. G 06 G 7/!2, 1971, (54) УСТРОЙСТВО УСИЛЕНИЯ (57) Изобретение относится к радиотехнике и обеспечивает повышение стабильности режима, уменьшение нелинейных искажений и уровня шума, Устр-во содержит операционный у-ль 1, входной резистор 2, логарифмирующие транзисторы (Т) 3 и 4, антилогарифмирующие Т 5 и 6, дополнительные Т 7, 8, 17 и 18, восемь резисторов 9, 10, 12, 14, 15, 20-22, конденсатор 11, диоды 13 и 23, токоограничивающий Т

l6, Т 19 защиты, источник 24 питания, вход 25 управления. При равенстве исходных токов покоя Т 3, 4 и 5, 6 с подачей отрицат. напряжения на вход

25 токи Т 3 и 4 увеличиваются, а токи Т 5 и 6 уменьшаются, что соответствует снижению коэф. передачи устрва. Т.к. токи Т 5 и 6 становятся существенно меньше токов Т 3 и 4 (значения к-рых ограничиваются неизменным исходным током покоя Т 7 и 8), дальнейшее снижение коэф, передачи происходит за счет уменьшения токов

Т 5 и 6. Такое ограничение постоянных токов Т 3 и 4 соответствует уменьшению влияния их шумов. 2 ил.

С::

1338001

Изобретение относится к радиотехнике и касается устройств регулирования уровня сигнала, реализующих принцип электронного управления.

I)

Цель изобретения — повышение стабильности режима, уменьшение нелинейных искажений и уровня шума.

На фиг. 1 представлена принципиальная электрическая схема устройства !р усиления; на фиг. 2 — диаграммы, иллюстрирующие вид сигналов в некоторых точках устройства усиления.

Ус ройство усиления содержит операционный усилитель (ОУ) 1, входной

15 резистор 2, первый и второй логарифмирующие 1(!.ënëèñгоры 3 и 4, первый и второй антилогарифмирующие транзисторы 5 и 6, первый и второй дополнительный транзисторы 7 и 8, первый и второй резисторы 9 и 10, конденсатор !

1, третий резистор 12, первый диод

13, четвертый и пятый резисторы 14 и 15, токоограничивающий транзистор

16, третий и четвертый дополнитель25 ные транзисторы 17 и 18, транзистор

19 защиты, шестой, седьмой и восьмой резисторы 20, 21 и 22, второй диод 23, источник 24 питания и вход

25 управления.

Устройство усиления работает следующим образом.

В режиме покоя примем напряжение на входе 25 управления нулевым (относительно общей шины), соответственно считаем нулевым и напряжение на базах транзисторов 3-6 (также относительно общей шины). При этом напряжения смещения на эмиттерных переходах транзисторов 3-6 также можно 40 считать одинаковыми, это означает и

f равенство их эмиттерных,kf практически коллектарных) токов. Суммарный ток транзисторов 4 и 6 соответствует эмиттерному току второго дополни- 45 тельного транзистора 8, а суммарный ток транзисторов 3 и 5 — эмиттерному току первого дополнительного транзистора 7. Таким образом, эмиттерные токи дополнительных транзисторов 7 и 5р

8 должны быть практически одинаковыми. Абсолютная величина каждого иэ этих токов определяется параметрами соответствующих цепей отрицательной обратной связи (ООС) по постоянному току. Для ОУ основной контур ООС

«о постоянному току образуется включением первого дополнительного транзистора 7 и первого логарифмирующего транзистора 3 входное сопротивление этого усилителя оказывается малым, причем второй логарифмирующий транзистор 4 относительно него является управляемым источником тока.

Управление по току второго логарифмирующего транзистора 4 (как второго антилогарифмирующего транзистора 6), т.е. установление- этого тока, осуществляется посредством второго дополнительного транзистора 8, причем функции его как управляемого источника постоянного тока обеспечиваются прежде всего действием контура ООС через третий дополнительный транзистор 17, увеличивающего сопротивление второго дополнительного транзистора

8 со стороны эмиттера по постоянному току. Дополнительно этот транзистор управляется с выхода первого дополнительного транзистора 7 включением четвертого дополнительного транзистора 18, Температурные нестабильности дополнительных транзисторов 17 и 18 компенсируются включением соответствующих диодов 13 и 23. Транэисторы 16 и 19 в режиме покоя закрыты, поэтому их влиянием можно пренебречь.

Падение напряжения на шестом резисторе 20 (от суммы токов коллектора второго дополнительного транзистора

8 и эмиттера третьего дополнительного транзистора 17) задается напряжением на третьем резисторе 12.

Ток коллектора (и эмиттера) третьего дополнительного транзистора 17 определяется коллекторным током четвертого дополнительного транзистора 18, эмиттерный ток которого задается выбором сопротивления восьмого резистора 22 и напряжением на седьмом резисторе 21 Поскольку напряжение на седьмом резисторе 21 определяется коллекторным током первого дополнительного транзистора 7, практически равным коллекторному току второго дополнительного транзистора 8, очень легко установить расчетную величину этого тока выбором соответствующих сопротивлений резисторов 21 и 22.

В динамическом режиме при синусоидальном входном сигнале (фиг. 2а) форма токов логарифмирующих транзисторов 3 и 4, а также и антилогарифмирующих транзисторов 5 и 6 соответствует фиг. 2б и в...

1338001

Нелинейная форма этих токов объясняется перераспределением в течение периода входного тока между логарифмирующими транзисторами 3 и 4. Это

5 снязано с изменением параметров логарифмирующих транзисторов (сопротинление эмиттерного перехода обратно пропорционально току через него) и соответствующим перераспределением глубины ООС между контурами, образованными подключением к ОУ 1 транзисторов 7 и 4, 8. Перераспределение токов между логарифмирующими транзисторами в течение периода входного сигнала имеет очень большое значение (особенно при больших токах, соответствующих большому уровню входного сигнала) для обеспечения малых нелинейных искажений разгрузкой логарифмирующих и антилогарифмирующих транзисторов от входного тока в полупериоды сигналов, соответствующие закрыванию этих транзисторов. Это позволяет достичь хорошей перегруэной способности по входу устройства с малыми нелинейными искажениями при малых значениях токов покоя логарифмирующих и антилогарифмирующих транзисторов, что обеспечивает снижение уров-, ня шума на выходе устройства как за счет уменьшения собственных шумов логарифмирующих и антилогарифмирующих транзисторов.

Форма токов эмиттеров и коллекторов дополнительных транзисторов 7 и

8 имеет вид, представленный на фиг.26, в. Через переходы транзисторов 17 и

18 токи проходят в виде ограниченных импульсов (фиг. 2г и д,, где пунктир- 40 ными линиями обозначены токи покоя этих транзисторов). При увеличении тока второго дополнительного транзистора 8 (фиг. 26, первый полупериод) ток третьего дополнительного транзис- 45 тора 17 падает до нуля и он закрывается, при уменьшении тока второго дополнительного транзистора 8 (фиг.26, второй полупериод) ток третьего дополнительного транзистора 17 возрастает (фиг. 2г) практически до величины исходного тока (в режиме покоя) через шестой резистор 20. Ток четвертого дополнительного транзистора 18 в соответствии с изменением тока первого дополнительного транзистора 7 в первый полупериод снижается практически до нуля, а во второй полупериод увеличивается (фиг. 2д), причем пренышепие над током покоя (нижний пунктир) определяется выбором напряжения на пятом резисторе 15 по сравнению с напряжением на седьмом резисторе

21 в режиме покоя, Выбранному превышению напряжения на пятом резисторе

15 соответствует превышение напряжения на седьмом резисторе 21 (и восьмом резисторе 22) по сравнению с режимом покоя (напряжения на втором диоде 23 и эмиттерных переходах открытых транзисторон 16 и 18 считаем примерно одинаковыми, причем независимо от температуры). Таким образом, уровень ограничения максимального тока четвертого дополнительного транзистора 18 (фиг. 2д, второй полупериод), при котором открывается токоограничивающий резистор 16, легко можно рассчитать и обеспечить, выбрав сопротивление резисторов 14 и 15. Иэ фиг. 2г и д видно, что в динамическом режиме транзисторы 17 и 18 одновременно закрываются и получают превышение тока по сравнению с режимом покоя, Получающиеся импульсы токов этих транзисторов в каждый полупериод можно обеспечить соответствующими друг другу выбором сопротивлений резисторов 20, 21, 12, 22, 14 и 15, а поэтому скомпенсировать их влияние при суммировании на базе второго дополнительного транзистора 8. Возможный разностный ток (при неполном соответствии импульсов, фиг. 2г и д) в виде незначительного переменного тока замыкается через конденсатор 14 (выполняющий при этом функции фильтра) к низкоомному выходу ОУ 1.

Таким образом, в динамическом режиме транзисторы 17 и 18 компенсируют влияние друг друга(при стабилизации исходного режима покоя их действия складываются). Высокая степень стабильности режима устройства позволяет весьма точно задавать и выдерживать очень малые значения токов покоя транзисторов 7, 8, 17, 18, а соответственно, и транзисторов 3-6— порядка ТОМКА и меньше.

При изменении напряжения питания источника 24 питания соответственно пропорционально изменяются исходные токи покоя дополнительных транзисторов 7 и 8, а следовательно, и транзисторов 3-6 и 17, 18, причем условия взаимной компенсации по пере1338001 менному току транзисторов 17 и 18 полностью сохраняются.

При равенстве исходных токов покоя логарифмирующих и антилогарифмирую5 щих транзисторов 3 4 и 5, 6 с подачей отрицательного. напряжения на вход

25 управления токи логарифмирующих транзисторов 3 и 4 увеличиваются, а антилогарифмирующих транзисторов 5 и ð

6 уменьшаются, что соответствует снижению коэффициента передачи устройства. Но как только токи антилогарифмирующих транзисторов 5 и 6 станут существенно меньше токов логарифмирующих транзисторов 3 и 4 1значение которых ограничивается неизменным исходным током покоя дополнительных транзисторов 7 и 8), дальнейшее < нижение коэффициента передачи устройства происходит за счет уменьшения токов антилогарифмирующих транзисторов 5 и 6.

Такое ограничение постоянных токов логарифмирующих транзисторов 3 и 25

4 соответствует уменьшению влияния их шумов. формула изобретения

Зр

Устройство усиления, содержащее операционный усилитель, выводы питания которого подключены к соответствующим шинам источника питания, к инвертирующему входу которого под— ключен входной резистор, первый и второй логарифмирующие транзисторы разного типа проводимости, коллекторы которых подключены к инвертирующему входу операционного усилителя, 40 неинвертирующий вход которого подключен к обцей шине, а также первый и второй антилогарифмирующие транзисторы, эмиттеры которых подключены к эмиттерам первого и второго логарифмирующих транзисторов соответственна, о т л и ч а ю щ е е с я тем, что, с целью повьш ения стабильности, уменьшения нелинейных искажений и уровня шума, н него введены первый и второй дополнительные транзисторы разного типа проводимости с первым и вторым резисторами в эмиттерных цепях соответственно, база первого дополнительного транзистора подключена к, выходу операционного усилителя, другой вывод первого резистора подключен к эмиттеру первого логарифмирующего транзистора, последовательно соединенные третий резистор, первый диод, четнертый и пятый резисторы, включенные между шинами источника питания, шестой резистор, включенный между коллектором второго дополнительного транзистора и первой шиной источника питания, третий дополнительный транзистор, эмиттер и коллектор которого подключены к коллектору и базе второго дополнительного транзистора соотнетстненно, база — к точке соединения диода с четвертым резистором, токоограничинающий транзистор, база которого подключена к точке соединения четвертого и пятого резисторов, эмиттер — к коллектору первого дополнительного транзистора, коллектор — к второй шине источника питания, транзистор защиты, база которого подключена к точке соединения третьего резистора с диодом, эмиттер — к коллектору второго дополнительного транзистора, коллектор — к первой шине источника питания, конденсатор, включенный между базой второго дополнительного транзистора и нь1ходом операционного усилителя, последовательно соединенные нторой диод и седьмой резистор, включенные между коллектором первого дополнительного транзистора и второй шиной источника питания, и четвертый допол нительный транзистор с восьмым резистором н цепи эмиттера, база и коллектор которого подключены соответственно к коллектору первого и базе второго дополнительных транзисторон, а другой вывод седьмого резистора подключен к второй шине источника питания, при этом базы первого логарифмирующего второго антилогарифмирующего транзисторов подключены к общей шине, а базы первого антилогарифмирующего и второго логарифмирующего транзисторов являются входом управления устройства.

1338001

Составитель Л.Закс

Техред В.Кадар

Корректор А.Обручар

Редактор М.Дылын

Заказ 4142/53

Тираж 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-пол графическое предприятие, г. Ужгород, ул. Проектная,