Устройство для выделения посылок сигналов

Устройство для выделения посылок сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области связи и может быть применено для согласования работы многоканального приемника с удаленными передатчиками . Целью изобретения является повышение достоверности. Устройство для выделения посылок сигналов содержит коммутатор 1, счетчик 2 адреса, элемент НЕ 3, генератор 4 тактовых импульсов , первый блок 5 памяти, регистр 6, фазовый дискриминатор 7,блок 8 сдвига, полусумматор 9, счетчик 10 длительности посылки, блок 11 элементов И и второй блок 12 памяти. При этом входная информация подается на N входов устройства и в каждом канале формируются фронты сигналов с разделением во времени, определяется длительность между значащими моментами путем синхронного отсчета времени от предыдущего до последующего фронта, и на выходах устройства по адресу канала на каждый фронт сигнала выдается значение посылки, краевые искажения которой при приеме менее 50%. 4 ил. i (Л со СО 00 о со фиг

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (51)4 Н 04 L 7/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТ8ЕККЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕКИЙ И ОТКРЫТИЙ

К АBTOPCKOMY СВИДЕТЕЛЬСТВУ (2 1) 3689805/24-09 (22) 09.01.84 (46) 15.09.87. Бюл. ))- 34 (72) Г.M.Âàãèíà и А.С.Горин (53) 62 1.394.662(088.8) (56) Авторское свидетельство СССР

1096760, кл. Н 04 L 7/02, 1982. (54) УСТРОЙСТВО ДЛЯ ВЪЩЕЛЕНИЯ ПОСЪ1ЛОК СИГНАЛОВ (57) Изобретение относится к области связи и может быть применено для согласования работы многоканального приемника с удаленными передатчиками. Целью изобретения является повышение достоверности. Устройство для выделения посылок снгналов содержит коммутатор 1, счетчик 2 адреса, элемент HE 3, генератор 4 тактовых импульсов, первый блок 5 памяти, регистр 6, фазовый дискриминатор 7,блок

8 сдвига, полусумматор 9, счетчик

10 длительности посылки, блок 11 элементов И и второй блок 12 памяти.

При этом входная информация подается на N входов устройства и в каждом канале формируются фронты сигналов с разделением во времени, определяется длительность между значащими моментами путем синхронного отсчета времени от предыдущего до последующего фронта, и на выходах устройства по адресу канала на каждый фронт сигнала выдается значение посылки кра1 е евые искажения которой при приеме менее 507. 4 ил.

1 1

Изобретение относится к области связи и может быть применено для согласования работы многоканального приемника с удаленными передатчиками

Цеаью изобретения является повышение достоверности.

На фиг. 1 изображена функциональная схема устройства для выделения посылок сигналов; на фиг.2 а-ж— диаграммы работы устройства по временным позициям; на фиг.3 а--е — диаграммы формирования фронтов по временным позициям; на фиг.4 (а-и) временные диаграммы регистрации посылки по длительности, Устройство для выделения посылок сигналов (фиг.1) содержит коммутатор 1,счетчик 2 адреса, элемент

НЕ 3, генератор 4 тактовых импульсов, первый блок 5 памяти, регистр

6, фазовый дискриминатор 7, блок 8 сдвига, полусумматор 9, счетчик 10 длительности посылок, блок 11 элементов И и второй блок 12 памяти.

Входы коммутатора 1 соединены с информационными входами 13.1, 13. 2...,, 13. Nустройства,,где N— число обрабатываемых каналов, а вы.— ход подключен к информационному входу блока 8 сдвига и первому входу полусумматора 9, Первый выход генератора 4 тактовых импульсов подключен к входам "3a пись" блока 8 сдвига и первого бло— ка 5 памяти, а второй выход — к входу счетчика 2 адреса и через элемент

НЕ 3 к входам "Считывание" (тактовым входам) блока 8 сдвига и регистра 6. Выходы счетчика 2 адреса соеди иены с адресными входами коммутатора

1, первого блока 5 памяти, блока 8 сдвига и второго блока 12 памяти.

Второй вход полусумматора 9 подключен к выходу блока 8 сдвига, а выход — к первым входам блока 11 элементов И и тактовому входу фазового дискриминатора 7.

Информационные входы 14, 1,... 14.К первого блока 5 памяти подключены соответственно к выходам блока 11 элементов И, а выходы — к входам регистра 6, выходы которого соединены с входами счетчика 10 длительности посылки.

Прямые выходы счетчика 10 длительности посылки подключены к вторым входам блока 11 элементов И, а инверсные выходы 15.1,...,15.К вЂ” к

338090 2 первым входам фазового дискриминатора 7, вторые входы которого соединены с выходами второго блока 12 памяти, Выход 16 полусумматора 9 и выход 17 фазового дискриминатора 7 являются выходами устройства.

Коммутатор 1 предназначен для сканирования каналов по временным позициям и может быть выполнен на микросхемах типа 133 КЛ5, Счетчик 2 адреса предназначен для формирования кода адреса на выходах и является двоичным счетчиком, может быть выполнен на микросхемах типа 133 ИЕ5.

Генератор 4 тактовых импульсов выдает серию импульсов для переключения счетчика 2 адреса и серию имтой же длительности, импульсом положительной полярности, ограниченным по переднему и заднему фронтам (Лиг.2 а, е) .

Первый бпок 5 памяти предназначен для хранения показаний счетчика

10 длительности посылки от цикла до цикла по каждой временной позиции (по каждому каналу) и может быть выполнен на микросхемах 155 РУ2.

Регистр 6 предназначен для хранения информации, считанной с первого блока 5 памяти в период временной позиции, так как в той же временной позиции производится запись в первый блок 5 памяти, и может быть выполнен на микросхеме типа 133 ТМ5

133 ТМ7.

Фазовый дискриминатор 7 по кодам времени регистрирует посылку, определяет рассогласование последующего

40 фронта от константы, которая имеет длительность посылки на оси времени с учетом краевых позиций, и может быть выполнен на микросхеме типа

133 ИМЗ.

Блок 8 сдвига предназначен для хранения проб информации по каждому каналу (по одной пробе на канал) и может быть выполнен на микросхемах

155 РУ2 и 133 TYi2.

Полусумматор 9 предназначен для формирования фронта сигнала по каждому каналу (фиг.Ç а-е) и может быть выполнен на микросхеме типа 133 ИМ2.

Счетчик 10 длительности посылки предназначен для определения длительности посылки в коде времени и может быть выполнен на сумматоре типа

133 ИМЗ.

3 13380

Вторым блоком 12 памяти для хранения кода константы по каждому каналу, который зависит от скорости принимаемой информации, может быть ЛЗУ или микросхема 155 РУ2, 185 РУЗ с предварительной записью кода константы по каждому каналу.

Блок 8 сдвига содержит последовательно соединенные третий блок 18 памяти и триггер 19, тактовый вход которого соединен с входом Считывание" блока 8 сдвига, а выход — с выходом блока 8 сдвига. ИнАормационный вход третьего блока 18 памяти подсоединен к информационному входу блока 8 сдви- 15

ra, адресные входы — к его адресным входам, а вход нЗаписьн — к входу

"Запись" блока 8 сдвига.

Счетчик 10 длительности посылки содержит сумматор 20 и элементы НЕ

2 1.1. ..2 1.К, входы которых подключены к выходам сумматора 20, являющимися прямыми выходами счетчика 10 длительности посылки, инверсными выходами 15.1,...,15.К являются выхо- 25 ды элементов НЕ 2 1.1..., ° 2 1.К. Первые входы сумматора 20 подключены к входам счетчика 10 длительности посылки, причем вторые входы сумматора 20 объединены и соединены с корпусом, Зр а на третий вход младшего разряда подается "1".

Блок 11 элементов И содержит элементы 22.1,...,22.К, выходы последних подключены к вторым входам элементов И 23.1,...,23.К, к первым входам которых подключены вторые входы блока 11 элементов И, при этом первые входы блока 11 элементов И соеди-4р иены с входами элементов НЕ 22.1,..., 22.К, а инАормационные входы

14.1,...,14.К первого блока 5 памяти — с выходами элементов И 23.1,..., 23. К. 45

Фазовый дискриминатор 7 содержит последовательно соединенные сумматор

24 и элемент И 25. Первые входы Аазового дискриминатора 7 подключены к первым входам сумматора 24, вторые входы которого подключены к вторым входам фазового дискриминатора 7, а третий вход младшсго разряда соединен с корпусом, причем второй вход 55 элемента И 25 подключен к тактовому входу Аазового дискриминатора 7, а его выход — к выходу Аазового дискриминатора 7.

90 4

На временной диаграмме фиг.2 по временным позициям I, II,,1...N, где i — номер канала, показаны: а тактовая серия на втором выходе генератора 4 тактовых импульсов; б первый разряд адреса на выходе счетчика 2 адреса; в — второй разряд ад реса на выходе счетчика 2 адреса; г — М разряд адреса на выходе счетчика 2 адреса; д — сигнал "Считывание" на выходе элемента НЕ 3; е сигнал Запись на первом выходе генератора 4 тактовых импульсов; ж инАормация в групповом тракте на выходе коммутатора 1.

На временной диаграмме фиг.3 показаны: а — информация по первому каналу на первом информационном входе 13.1; 6 — пробы информации по первому каналу на первом информационном входе 13,1 на выходе коммутатора 1 сигналов в первой (I) временной позиции; в — информация по второму каналу на втором информационном входе

13,2; r — пробы инАормации по второ му каналу на втором инАормационном входе 13.2 на выходе коммутатора 1 сигналов во второй (II) временной позиции; д — Аронты сигналов по первому каналу в первой (I) временной позиции; е — Аронты сигналов по второму каналу во второй (11) временной позиции, На временной диаграмме Аиг.4 показаны: а — инАормация на входе одного канала; 6 — пробы информации по данному каналу в соответствующей временной позиции на выходе коммутатора 1 сигналов; в — Аронты сигналов по данному каналу на выходе полусумматора 9; г, д, е, ж — разряды счетчика 10 длительности посылки на входах фазового дискриминатора 7; и— сигнал регистрации посылок на выходе Аазового дискриминатора 7.

Устройство для выделения посылок сигналов работает следующим образом.

Входные сигналы N каналов поступают на инАормационные входы 13. 1, 13.2,..., 13. N устройства, которые соединены с соответствующими входами коммутатора 1.

Генератор 4 тактовых импульсов выдает серию импульсов (фиг.2a) которая поступает на вход счетчика 2 адреса и осуществляет переключение счетчика 2 адреса (фиг.2 б, в, r)

Счетчик 2 адреса имеет P разрядов и с каждым тактовым импульсов выда38090 6

5 13 ет циклически код адреса в двоичном коде на входы первого 5, второго

12 и третьего 18 блоков памяти и коммутатора 1.

Каждый канал имеет свой адрес, по которому осуществляется обработка информации данного канала.

На выходе коммутатора 1 присутствует информация в виде проб посылок, соответствующих коду адреса от

1-ro до N-го каналов (фиг.2ж).

В каждую временную позицию в соответствующем ей адресе проба сигнала с выхода коммутатора 1 записывается в третий блок 18 памяти блока 8 сдвига сигналом "Запись" (фиг.2е).

В том же адресе следующего цикла проба сигнала переписывается из блока 18 памяти в триггер 19 сигналом

"Считывание" (фиг.2д). На полусумматоре 9 предыдущая проба сигнала с выхода триггера 19 сравнения с текущей пробой сигнала с выхода коммутатора 1. При этом текущая проба сигнала записывается в третий блок 18 памяти сигналом Запись

При сравнении двух проб сигналов на полусумматоре 9 на его выходе формируется фронт сигнала в соответствующей временной позиции, если пре— дыдущая и текущая пробы сигнала имевходах полусумматора 9 (фиг.3 а-е).

По фронту сигнала с выхода полусумматора 9 через блок 11 элементов

И обнуляется первый блок 5 памяти.

По информационным входам 14.1,...,14.К первого блока 5 памяти поступают все нули с выходов блока 11 элементов И, так как сигнал "Фронт" запрещает прохождение информации с выхода сумматора 20 через блок 11 элементов

И, и сигналом "Запись" с выхода генератора 4 тактовых импульсов по дан ному каналу в первый блок 5 памяти записываются все нули. В том же адресе- следующего цикла с выходов первого блока 5 памяти код времени в ви. де нулей переписывается в регистр 6 сигналом "Считывание" с выхода элемента НЕ 3. С выхода регистра 6 код времени из всех нулей поступает на входы сумматора 20 счетчика 10 длительности посылки, где к нему прибавляется " 1" в младшем разряде, и через блок 1 1 элементов И код времени поступает на информационные входы

14. 1,...,14.К первого блока 5 памяти.

Сигналом "Запись в той же временной позиции код времени записывается в первый блок 5 памяти. Таким образом производится подсчет проб сигналов по каждому каналу от предыдущего до последующего фронта. При каждом обращении к каналу к предыдущему значению кода времени прибавляется "1".

Если в соответствующем коде времени выбрать константу, которая составляет 3/4 длительности бинарной посылки (фиг.4а, Л-константа), то по последующему фронту сигнала можно определить одно- или двукратную длительность принимаемой посылки.

На оси времени (фиг.4 а-и) каждой пробе сигнала соответствует код времени (фиг.4 r-ж) на выходе сумматора 20, который увеличивается на единицу по каждой пробе посылки, начиная с фронта сигнала. На основании правил сложения и вычитания двоичных чисел по каждому фронту сигнала на фазовом дискриминаторе 7 определяется одно- или двукратная длительность принимаемой посылки.

Вычитая код времени, соответствующий фронту сигнала, из постоянного кода константы на сумматоре 24 фазового дискриминатора 7, на выходе сумматора 24 получается сигнал " 1", если посылка однократной длительности, и сигнал "0", если посылка двукрат-ной длительности. Причем, константа выбирается, исходя из искажений элементарной посылки, около 507. Например, при К = 4 — четырехразрядный счетчик 10 длительности посылки, константа равна 0110, т.е. 3/4 длительности элементарной посылки на оси времени (фиг.4 а-и). Следовательно, константа в коде времени зависит от скорости принимаемой информации. Предварительно для каждого канала константа записывается во второй блок 12 памяти по соответствующим адресам.

При считывании константа в коде времени подается с выхода второго блока 12 памяти на вторые входы сумматора 24 фазового дискриминатора 7, на первые входы которого подается инверсное значение кода времени, соответствующее фронту сигнала с выходов элементов НЕ 21.1,...,21.К. В результате сложения на выходе сумматора 24 присутствует конечный ре90 8 дов сумматора 20 счетчика 10 длительности посылки полученная сумма через элементы И 23.1,...,23.К записывается в первый блок 5 памяти сигналом "Запись, В последующем с каждым циклом к предыдущей сумме на сумматоре 20 прибавляется " 1" до последующего фронта. По последующему фронту синала на сумматоре 24 фазового дискриминатора 7 из константы на выходе второго блока 12 памяти вычитается значение кода времени по данному фронту или прибавляется его инверсное значение с выходов элементов НЕ 21.1, °,21.К. В этом случае на выходе сумматора 24 при однократной посылке формируется "1", при двукратной — "0" (фиг.4 а-и). Таким образом, на выходе 16 полусумматора

9 присутствует фронт посылки, а на выходе 17 фазового дискриминатора

7 - значение посыпки по фронту в соответствующей временной позиции.

Формула и э обре т е н и я

Устройство для выделения посылок сигналов, содержащее коммутатор, входы которого являются информационными входами устройства, последовательно соединенные блок сдвига и полусумматор, последовательно соединенные первый блок памяти и регистр, фазовый дискриминатор, тактовый вход которого соединен с выходом полусумматора, генератор тактовых импульсов и счетчик адреса, выходы которого подключены к адресным входам коммутатора, блока сдвига и первого блока памяти, причем первый выход генератора тактовых импульсов соединен с входом записи блока сдвига, а второй выход — с входом счетчика адреса и через элемент НŠ— с вторым тактовым входом блока сдвига и тактовым входом регистра, выход коммутатора подключен к информационным входам блока сдвига и полусумматора, а выход1,1 последнего и фазового дискриминатора являются выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности, в него введены счетчик длительности посылки, входы которого соединены с выходами регистра, блок элементов И, первые входы которого подключены к выходу полусумматора, вторые входы — к прямым выходам счетчика длительности посылки,а

7 13380 ,эультат: однократная посылка — сигнал " 1", двукратная — "0". Одновременно на параллельных выходах сумматора 24 присутствует код времени,показывающий длительность от фронта сигнала до точки отсчета.

Сигнал о длительности посылки с выхода сумматора 24 поступает на первый вход элемента И 25, на второй вход которого подается фронт посылки. Таким образом, на выходе 17 фазового дискриминатора сигнал о длительности посылки будет присутствовать по фронту посыпки.

Рассмотрим работу устройства для вьщеления посылок сигналов по одному каналу.

Информация, которая поступает на вход коммутатора 1, стробируется в соответствии с адресом канала. На 2р выходе коммутатора 1 формируются про бы информации по данному адресу.

Первая проба информации записывается сигналом "Запись" (фиг.2е) в третий блок 18 памяти блока 8 сдвига. 25

В следующем цикле по тому же адресу из третьего блока 18 памяти проба информации переписывается в триггер 19 сигналом "Считывание" с выхода элемента НЕ 3 (фиг.2д), а сигна- Зр лом "Запись" последующая проба информации записывается в третий блок

18 памяти. На выходе триггера 19 по данному адресу присутствует предыдущая проба информации. На входы полусумматора 9 поступает предыдущая проба информации с выхода блока Я сдвига и текущая проба информации с выхода коммутатора 1. Таким образом, при сравнении проб информации на по- 4р лусумматоре 9 формируется фронт сигнала, если на его входах сигналы

По фронту сигнала с выхода полусумматора 9 на входы элементов И 45

23.1,...,23.К блока 11 элементов И через элемент HF. 22.1,...,22.К поступает сигнал запрета для обнуления первого блока 5 памяти. Сигналом "Запись" в первый блок 5 памяти по вхо- 5р дам 14, 1,..., 14.К по фронту сигнала записываются нули. В следующем цикле сигналом Считывание нули переписываются в регистр 6 с выходов первого блока 5 памяти, затем на сум-55 маторе 20 счетчика 10 длительности

11 II посылки к ним прибавляется 1 в младшем разряде сумматора 20, С выхоФиг 2

1 r u а

Ю б

a ) А lfi lflflflflflUlff JllflflflULAfMlflflfЩ(Ю

%0 зф

8RUUUUйRRRUlIUUUUUЫЛRRRgRRRU

f 7 Э ф

0 af afaf... fafaf afaf a f0

aa f f aD 0110 01100 ) fO с f 00010 aaaf f f faaaaf

000р0 ° aaoaoaaf f f r f

Фма.Р

Составитель Б, Ефанов

Редактор А.Маковская Техред В.Кадар Корректор М.Шароши

Заказ 4147/57

Тираж 638 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Гаушская наб., д.4/5

Производственно-полиграфичес кое предприятие, г,ужгород, ул.Проектная,4

9 1338090 10 выходы — к входам первого блока па- чика длительности посылки, вторые мяти, и второй блок памяти, адрес- входы — к выходам второго блока памяные входы которого соединены с выхо- ти, а первый выход генератора тактодами счетчика адреса, при этом пер- вых импульсов соединен дополнительвые входы фазового дискриминатора 5 но с входом записи первого блока паподключены к инверсным выходам счет- мяти.