Устройство для ввода и вывода аналоговой информации

Устройство для ввода и вывода аналоговой информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для ввода в ЭВМ аналоговых сигналов и их распределения на устройства отображения информации, в частности, в сн стемах сбора, обработки и отображения физиологической информации, для которых характерны обработка большого числа аналоговых сигналов и их регистрация . Целью изобретения является автоматизация ввода и распределение информации. Устройство содержит многоканальный аналого-цифровой и многоканальный цифроанапоговьй преобразователи , блок управления, блок синхронизации, блок сопряжения с ЭВМ и задатчик распределения каналов. Цоставленная цель достигается путем обеспечения возможности ввода и вывода многоканальной аналоговой информации в автономном режиме без учас- , тия ЭВМ. 2 з.п. ф-лы, 5 ил. в сл со со со сд 4

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ÄÄSUÄÄ 1339574 (511 4 G 06 F 13/00 ф

: 1 Д

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABT0PCH0MV СВИДЕТЕЛЬСТВУ

БЕЕ:111(.

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4002693/24-24 (22) 03.01. 86 (46) 23.09,87, Вюл.. N - 35 (7!) Особое конструкторское бюро биологичесхоч и медицинской кибернетики

Ленинградского электротехнического института им. В.И,Ульянова (Ленина) (72) А,В. Скверчинский, Т.И.Охинченко, И.В,Тихонов, JI.M.Мартыненко и А,Я.Славутин (53) 681.325.22 (088,8) (54) УСТРОЙСТВО ДЛЯ ВВОДА И ВЫВОДА

А11АЛОГОВОЙ ИНФОРМАЦИИ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для ввода в

3ВМ аналоговых сигналов и их распределения на устройства отображения информации, в частности, в системах сбора, обработки и отображения физиологической информации, для которых характерны обработка большого числа аналоговых сигналов и их регистрация ° Целью изобретения является автоматизация ввода и распределение информации. Устройство содержит многоканальный аналого-цифровой и многоканальный цифроаналоговый преобразователи, блок управления, блок синхронизации, блок сопряжения с 3ВМ и задатчик распределения каналов.

Поставленная цель достигается путем обеспечения возможности ввода и вывода многоканальной аналоговой инфорф мации в автономном режиме без учас-: ° тия ЭВМ. 2 з,п ° ф-лы, 5 ил.

1 3395

Изобретение относится к автоматике и вычислительной технике и может быть использовано для ввода в ЭВМ аналоговых сигналов и для их распре—

) деления на устройства отображения в системах авто мати зиро ванно ro сбор а, обработки и отображения информации, в частности в системах сбора „обработки и отображения физиологической информации, для которых характерны прием и обработка большого числа аналоговых сигналов, а также регистрация на устройствах отображения (осциллоскоп, самопи< ец) входньгх физиологических сигналов в неизмененном виде.

Цель изобретения — увеличение быстродействия устроиства за счет обеспечения процесса ввода и вывода аналоговой информации в автономном режиме.

На фиг.1 представлена функциональная схема устройства; на фиг.2 и 3 примеры выполнения блока сопряжения; 25 на фиг,4 — диаграмма работы устройства; на .фиг,5 — пример выполнения задатчика распределения каналов, Устройство (фиг.1) содержит многоканальный АЦП 1, блок 2 сопряжения, блок 3 синхронизации, блок 4 управле— ния, многоканальный ЦАП 5, задатчик

6 распределения канапов, Блок 4 содержит коммутатор 7, модуль 8 памяти, дешифратор 9.

Блок сопряжения (фиг. 2) содержит регистр 10 данных и регистр 11 адре-. са, Блок сопряжения (фиг. 3) содержит элемент НЕ 1.2, элементы И-ИЛИ 13-15, элементы И 16 и 7, модули 18 и 19 4о памяти, Устройство работает следующим образом.

Блок 3 формирует циклически повторяюшиеся, поступающие на управляющие 4Б входы многоканального АЦП 1 коды управления (кодьt адреса KA).

Аналоговые сигналы поступают на информационные входы многоканального

АЦП 1, который выполняет преобразова-. о ние аналог — код по тому каналу, адрес которого задается кодом управления. Таким образом, аналоговые входы устройства циклически опрашиваются ° На выходах многоканального АЦП

1 появляется цифровой код данных результат преобразования, соответствующий уровню данного аналогового сигнала. Цифровой ксд данных с выхо74 2 дов многоканального А!Ш 1 подается на информационные входы блока 2 и многоканального ЦАП 5. Блок 2 обеспечивает ввод кода данных и кода адреса в вычислительньш блок дпя обработки ° Распределение входов аналоговых сигналов по аналоговым выходам устройства обеспечивают многоканальный ЦАП 5, блок 4, задатчик 6 распределения каналов. С помощью формирователя адреса ячеек памяти блока 6 оператор задает код адреса ячейки модуля 8. Код адреса ячейки модуля

8 совпадает с тем кодом управления, который соответствует опрецеленному аналоговому входу устройства, на который подается нужный для вывода аналоговый сигнал, Далее оператор при помощи формирователя кода задает код того выходного канала, на который надо вывести данный входной сигнал (информационные входы блока 4) и формирует с помощью переключателя режима работы сигнал управления (управляющий вход блока 4), по которому коммутатор 7 подключает вторую группу своих входов, т.е. код адреса ячейки к адресным входам модуля 8 и по которому производится запись кода выходного канала в модуль 8, При отсутствии сигнала управления обеспечивается чтение информации из той ячейки модуля 8, адрес которой определяется кодом управления, находящимся в данный момент времени на первой группе адресных входов блока

4 и подающимся через коммутатор 7 на адресные входы модуля 8. По считанным с выходов модуля 8 кодом, соответствуюшим определенным аналоговым входам устройства, дешифратор

9 формирует сигналы выбора выходного канала, которые поступают на адресные входы многоканального ЦАП 5 и указывают, на какой именно выходной канал необходимо вывести цифровой код данных, находящийся в данный момент времени на информационных входах многоканального ЦАП 5, На выходах многоканального ЦАП 5 уровень аналогового сигнала сохраняется в течение одного цикла опроса входных каналов устройства. B следующем цикле а информационных входах многоканального ЦАП 5 появляется цифровой код, отражающий изменение входного аналогового сигнала за время одного цикла и соответственно изме1339574

55 нястся уровень aпгглогового сиг нала на выходах многоканального ЦАП 5.

Подобным образом оператором задаются различные распределения входных аналоговых сигналов по всем вы— ходным каналам устройства перед началом работы устройства или в процессе его работы.

Многоканальные АЦП и ЦАП S мо— гут быть реализованы по известным, схемам.

Блок 3 синхронизации содержит генератор импульсов, соединенный с кольцевым счетчиком, выходы которого являются выходами блока.

Задатчик 6 может быть выполнен в виде набора фиксируемых переключа— телей, позволяющих подавать на выход уровни логических нулей и единиц в зависимости от положения переклю— чателей, Блок 2 сопряжения может обеспе— чить, например пословный ввод цифрового кода данных и кода адреса аналогового входа устройства в вычисли— тельный блок через его порты ввода для обработки (вариант I). При этом код данных и код адреса поступают на входы регистра 10 хранения данных и регистра ll хранения кода адреса и по сигналу строба (младший разряд кода управления) запоминаются в них.

Одновременно с этим сигнал строба поступает в вычислительный блок, извещая его о,готовности вводимой информации на выходах регистров IO и 11 хранения, Блок 2 сопряжения (вариант II) позволяет вводить в вычислительный блок информацию большими массивами по одному сигналу "Готовность"; Блок

2 имеет два модуля 18 и 19 памяти, каждый из которых содержит определенное число ячеек памяти, кратное числу информационных входов устройства.

Данные, поступающие в блок 2, записываются в одну из ячеек памяти модуля 18 (19), одновременно с этим из другого модуля памяти 19 (18) обеспечивается считывание данных в вычислительный блок.

По окончании записи данных в модули 18 и 19 памяти вычислительный блок извещается об этом по линии

"Готовность" ° Переключение модулей

18 и 19 памяти на запись — чтение производится автоматически по входу восьмого разряда кода адреса через элементы И 16 и 17.

Еоды адресов через элемент П-ИЛИ

13 (14) подаются на адресные входьг модуля 18 (19) в зависимости от того, на втором управляющем входе которого из элементов И вЂ И 13 (14) в данный момент находится разрешающий высокий потенциал, поступающий в блок 2 сопряжения на вход восьмого разряда кода адреса. При этом на первом управ— ляющем входе элемента И-ИЛИ 14 (1S) инвертор 12 формирует запрещающий низкий потенциал. Одновременно с этим на первом управляющем входе другого модуля 19 (18) памяти находится разрешаюший потенциал, а на втором управляющем входе его — запрещающий потенциал с выхода инвертора 12. Поэтому на адресные входы другого мо— дуля 19 (18) памяти из вьгчислительного блока через элемент И-ИЛИ 14 (13)„ поступают адреса тех ячеек памяти, из которых требуется считать данные . в вычислительный блок, Подобным же образом заданием высокого или низкого потенциала на входе восьмого разряда кода адреса и на выходе инвертора 12 формируются сигналы записи — чтения на выходах элементов И 16 и 17, В случае записи данных в модуль 18 (19) памяти сигнал записи — чтения представляет собой инвертиро ванный строб, по ступающий в блок 2 сопряжения на вход первого разряда кода адреса, Низкий потенциал сигнала запи си — чтения устанавливает модуль памяти 18 (!9) в состояние "Запись". При этом код данных на информационных входах модуля 18 (19) загружается в ту ячейку памяти, адрес которой находится на адресных входах модуля памяти 18 (19). В случае чтения данных из модуля 19 (18) памяти сигнал записи чтения представляет собой высокий потенциал, который устанавливает модуль 19 (18) памяти в состояние "Чтение", При этом из модуля 19 (18) памяти считываются коды данных по адресу, находящемуся на его адресных входах.

Формул а изобретения

1. Устройство для ввода и вывода аналоговой информации, содержащее многоканальный аналого-цифровой преобразователь, многоканальный цифроаналоговый преобразователь и блок

1 339 "5 74 сопр яже11ия Входы мнО ГО канал ьнО ГО аналого-цифрового преобразователя являются информационн. 1ми входами устрОистВа выходы много к 1нально1о цифроаналогового преобраэователя являются информационными выходами устройства, выходы многоканального аналогоцифрового преобразователя соединены с информационными входами блока со- 10 пряжения, о тлич ающе е ся тем, что, с целью автоматизации ввода и распределения информации, в него введены блок синхронизации, блок управления, э адатчик распределения ) II каналов, выходы блока синхронизации соединены с входами управления многоканального аналого-цифрового преоб— разователя, адресными входами первой группы блока сопряжения и блока уп- 2р равления, первая группа выходов эадатчика распределения каналов соеди— иена с адресными входами второй группы блока управления, вторая группа выходов эадатчика распределения кана- 25 лов соединена с информационными входами блока управления„ а выход — с управляющим входом блока управления, выходы блока управления соединены с адресны»1и входами многоканального 30 цифроаналогового преобразователя, информационные входы которого соединены с Выходами многоканального аналого-цифрового преобразователя, адресные входы второй группы блока сопряжения являются адресными входа— ми устройстВ», PIr:,on»1 блока сопряже—

НИЯ ЯВЛЯЮТСЯ И11фОРМа11ИОНН1>1МИ В1>1ХОДами устройства.

2, Устройство по п.1, о т л и ч а ю п1 е е с я тем, что блок управления содержит коммутатор, модуль памяти, дешифратор, первая и вторая группы входов коммутатора являются адресными входами первой и второй групп блока соответственно, управляющие входы коммутатора и модуля и ам яти являют ся упр авл яющим входом блока, выходы коммутатора соединены с адресными входами модуля памяти, информационные входы rloIIoporo являются информационными входами блока, выходы модуля памяти соединены с входами дешифратора, выходы котороro являются управляющими выходами блока, 3, Устройство по п,1, о т л и ч а ю щ е е с я тем, что задатчик распределения каналов содержит формирователь адреса ячеек памяти, переключатель режима работы, формирователь кода выходного канала, выходы формирователя адреса ячеек памяти являются выходами первой группы эадатчика распределения каналов, выход переключателя режима работы является выходом задатчика распределения каналов, выходы формирователя кода выходного канала являются выходами второй группы задатчика распределения каналов.

133957

УигЗ

3339574

1/икя работы Ьока упра6- 4 ык работы A îêà .4Рмч/я

Эааип данных а & совр.

Jung АЦП

1рН4- нщдщии раур У .юаа адргса аля

7р

ЮрЮ- гторвий разряд лааа ?0,4МО2

Лжами тнки/чгпемия

Запись / vmewe Ч о о G ь с фиг,5

Составитель А,Трунов

Редактор Е, Папп Техред M.Дидык Корректор С, Черни

Заказ 4224/40 Тираж 672 Под пи с но е

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 1I 3035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

П оизводственно-полиграфическое предприятие, г, Ужгород, ул ° Проектная, 4 р