Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в системах обработки изображений для решения задач распределения элементов изображения по диапазонам яркости, а также в различных информационно-логических системах. Цель изобретения - повьшение быстродействия устройства. Запоминающее устройство содерясит первый счетчик 1, коммутатор 2.адреса, первый блок 3 памяти, регистр 4 числа, второй счетчик 5, третий счетчик 6, второй блок 7 памяти, регистр 8 сдвига. Повышение быстродействия устройства достигается за счет того, что в блоке 3 памяти хранятся результаты обработки данных, а в блоке 7 памяти - исходные дачные. 1 ил., 1 табл. с € (Л 00 00 со ot СП со

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (l9) SU (ill (S1) 4 С 11 С 11/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3993037/24-24 (22) 17,12.85 (46) 23.09,87, Бюл. ¹ 35 (71) Кировский политехнический институт (72) Ю. Ю. Кокорев, M.Г,Поляков, Ю,В,Труль, А,Ю.Халтурин и Н,А,Чарушин (53) 681.327.66 (088. 8) (56) Авторское свидетельство СССР № 691925, кл, G 11 С 11/00, 1976.

Авторское свидетельство СССР

¹ 970463, кл, G 11 С 11/00, 1982. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычисли— тельной технике и может быть использовано в системах обработки изображений для решения задач распределения элементов изображения по диапазонам яркости, а также в различных информационно-логических системах.

Цель изобретения — повышение быстродействия устройства. Запоминающее устройство содержит первый счетчик

1, коммутатор 2 . адреса, первый блок

3 памяти, регистр 4 числа, второй счетчик 5, третий счетчик 6, второй блок 7 памяти, регистр 8 сдвига. Повышение быстродействия устройства достигается за счет того, что в блоке 3 памяти хранятся результаты обработки данных, а в блоке 7 памяти— исходные дачные, 1 ил., 1 табл.

1339653

Изобретение относится к вычисли-тельной технике и может быть использовано в системах обработки изображений для решения задач распределения элементов изображения по диапазонам яркости; а также в различных информационно-логических системах, Цель изобретения — повышение быст родействия устройства, На чертеже изображена структурная схема запоминающего устройства, Устройство содержит первый счетчик 1, коммутатор 2 адреса, первый блок 3 памяти, регистр 4 числа, второй счетчик 5, третий счетчик 6; второй блок 7 памяти и регистр 8 сдвига, Работа устройства в режиме подсчета чисел основана на простой аналитической зависимости между величиной числа и номером ячейки, соответствующей данному диапазону значений числа, В блоке 7 хранится обрабатываемый массив чисел,.максимальное из которых может иметь значение 2 -1, где к = 1,2,..., n (разрядность блока 7) . При этом обработка (подсчет значений) может вестись по 2 диапазонам, где m = О, 1, 2...,, к, При m = к производится поцсчет количества чисел, равных каждому из 2 — 1 к значений, т, е, диапазон сводится к какому-то одному конкретному значению числа, а количество диапазонов — к количеству всех возможных значений обрабатываемого массива чисел.

Перед работой устройства должен быть задан параметр m . определяющий количество и длину диапазонов, обрабатываемый массив должен находить-. ся в блоке. 7, а блок 3 должен быть подготовлен для подсчета сумм„ Для этого счетчики 1 и 5 устанавливаются в нуль. Производится запись содержимого счетчика 5 в ячейку блока 3, адрес которой определяется содеряммым счетчика 1. Затем содержимое счетчика 1 увеличивается на единицу и производится следующий цикл записи в блок 3, Эта последовательность действий повторяется для всех адресов блока 3. Таким образом, во все ячейки блока 3 заносятся нулевые значения, после чего устройство готово к обработке массива чисел, хранящегося в блоке 7, На вход блока 7 поступает значение адреса с счетчика 6 и производится считывание числа, хранящегося в ячейке блока 7 с данным адресом, Считанное число, в свою очередь, поступает на вход регистра 8, на выхо5 де которого вырабатывается код, представляющий собой значение числа, сдвинутое на к -m разрядов (сдвиг произвоцится в сторону младших разрядов). Зтот код является ацресом

1ð ячейки соответствующего диапазона в блоке 3 и через коммутатор 2 поступает на его вход. Производится считывание в регистр 4 кода, представляющего собой текущее значение количества анализируемых чисел, попадающих в данный диапазон, Код с регистра поступает на счетчик 5, где производится увеличение его на единицу.

Увеличенный коц записывается обратно в блок 3 по тому же ацресу, Содержимое счетчика 6 увеличивается на единицу, и производится обработка следующего числа из исходного массива, хранящегося в блоке 7. 3ra по26 следовательность действий повторяет— ся для каждого исходного числа, и таким образом производится подсчет количества чисел исходного массива по диапазонам их значений, Зр Устройство может работать и в режиме обычного запоминающего устройства (ЗУ), Дпя этого коммутатор 2 переключается в режим передачи на первый вход блока 3 информации с выхода счетчика 1. При этом устройство

З5.; представляет собой два отдельных ЗУ, информация из которых считывается в регистры 8 и 4 соответственно, 1(роме того, устройство может ра4р ботать и в режиме ЗУ с таблицей косвенной ацресации на выходе. При этом блок 7 представляет собой основную память дпя хранения информации, которая при считывании через регистр

4б 8 и коммутатор 2 поступает на вход блока 3, являющегося вспомогательной памятью, выполняющей функции хранения таблицы косвенной адресации, и адресом, по которому из блока 3 в регистр 4 считывается результат, Таким образом, . устройство осуществляет хранение и табличное преобразование информации.

Управление данным у строй ст вом в

55 описанном порядке может осущесгвлять как, автомат с. жесткой логикой;, так и универсальная 3ВМ по заданной программе. Сигналы управления поступают от внешнего блока управления ко

1339653

Выполняемая функция

Управляющий сигнал

Сигнал записи адреса в счетчик б

Прибавить единицу к содержимому счетчика 6

Сигнал записи данных в ячейку блока 7

Сигнал чтения данных из ячейки блока 7

Сигнал записи в регистр 8 данных с выхода блока 7

Сдвиг содержимого регистра 8 в сторону младших разрядов

Сигнал записи адреса в счетчик

Сигнал установки счетчика I в нулевое состояние у всем блокам запоминающего устройства.

Результат или выходные данные могут бь ь считаны согласно алгоритму обработки из блока 3 с помощью того же

5 внешнего блока управления, Список управляющих сигналов поI

Ф ступающих на блоки устройства, и выполняемые поп их действием функции, при- ведены в таблице, 10

Формул а изобретения

Запоминающее устройство, содержащее первый счетчик, коммутатор адре-;; са, первый блок памяти, регистр числа, второй счетчик и регистр сдвига, причем первый и второй информационные входы коммутатора адреса подключены соответственно к выходам разрядов регистра сдвига и первого счет- 2р чика, входы разрядов которого являются первым адресным входом устрой-, ства, — выход коммутатора адреса соединен с адресным входом первого блока памяти, информационные входы ко- 25 торого подключены.к выходам второго счетчика, информационные выходы первого блока памяти подключены к информационным входам регистра числа, выходы которого соединены с входами З0 разрядов второго счетчика и являются информационным выходом устройства, входы записи первого и второго счетчиков, регистра. сдвига, регистра числа и первого блока памяти являют ся соответственно с первого по пятый входами разрешения записи устройства, входы установки в "0" первого и второго счетчиков являются соответственно первым и вторым установочными входами устройства, вход чтения первого блока памяти является первым входом разрешения чтения устройства, управляющий вход коммутатора адреса является первым управляющим входом устройства, вход сдвига регистра сдвига является входом синхронизацни устройства, счетные входы гервого и второго счетчиков являются соответственно вторым и третьим управляющими входами устройства,,о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия устройства, в него введены третий счетчик и второй блок памяти, выходы которого подключены к входам разрядов регистра сдвига, адресные входы второго блока соединены с выходами разрядов третьего счетчика, входы разрядов которого являются вторым адресным входом устройства, информационный вход второго блока памяти является информационным входом- устройства, входы записи третьего счетчика и второго блока памяти являются соответственно шестым и седьмым входами разрешения записи устройства, вход чтения второго блока памяти является вторым входом разрешения чтения устройства, вход установки в "0" и счетный вход третьего

I счетчика являются соответственно третьим установочным и четвертым управляющим входами устройства, 1339653

Продолжение таблицы

Прибавить единйцу к содержимому счетчике 1

Сигнал записи данных в ячейку блока 3

Сигнал чтения данных из ячейки блока 3

Сигнал записи в регистр 4 данных с выхода блока 3 уо

Сигнал записи данных в счетчик 5

Уи

Сигнал установки счетчика 5 в нулевое состояние

Прибавить единицу к содержимому счетчика 5

Сигнал установки счетчика 6 в нулевое состояние

Сигнал управления коммутатором 2 адреса ую

У16

Составитель В.Рудаков

Редактор Н,Лазаренко Техред М.Дидык Корректор М,Пожо

Заказ 4232/44 Тираж 589 Подпи сное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4