Устройство аналого-цифрового преобразования узкополосных сигналов

Устройство аналого-цифрового преобразования узкополосных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к измерительной и вычислительной технике и может быть использовано для аналого-цифрового преобразования преимущественно-узкополоснмх сигналов. Цель изобретения -расширение области применения за счет возможности преобразования сигналов с более широким спектром частот. Устройство аналого-цифрового преобразования узкополосных сигналов содержит аналоговый инвертор 1, буферный усилитель 2, компаратор 3, ключи 4, 5, 6, интегратор 7 амплитуды, интегратор 8 фазы, аналого-цифровой преобразователь 9, селекторы 10, 11 фронтов, генератор 12 пусковых импульсов, формирователь 13 стробирующих импульсов , источник 14 опорных напряжений , преобразователь 15 уровня, низкочастотный фильтр 16, триггеры 17, 18, 19, элементы И 20-24, сумматор 25, коммутаторы 26, 27, злементы 28-30 задержки, инвертор 31, элемент ИЛИ 32, делитель напряжения на резисторах 33, 34. Применение аналоговых интеграторов 7 амплитуды и 8 фазы на основе быстродействующих операционных усилителей с цепями обнуления позволяет расширить область применения устройства за счет обработки узкополосных сигналов с высокой частотой несущего колебания. 2 ил. uD сл оо 00 со 00 со го

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 Н 03 M 1/60

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3963073/24-24 (22) 14. 10. 85 (46) 23.09.87. Бюл. У 35 (71) Омский политехнический институт (72) Е.С. Побережский и Б.Д. Женатов (53) 681.325(088.8) (56) Авторское свидетельство СССР

В 1115224, кл. Н 03 М 1/60, 1983, Авторское свидете. ьство СССР

Р 1225014, кл. Н 03 M 1/60, 1985. (54) УСТРОЙСТВО АНАЛОГО-ЦИФРОВОГО

ПРЕОБРАЗОВАНИЯ УЗКОПОЛОСНЫХ СИГНАЛОВ (57) Изобретение относится к измерительной и вычислительной технике и может быть использовано для аналого-цифрового преобразования преимущественно-узкополосных сигналов. Цель изобретения — рас— ширение области применения за счет возможности преобразования сигналов с более широким спектром частот. Устройство аналого-цифрового преобразова„„SU„„1339892 А1 ния узкополосных сигналов содержит аналоговый инвертор 1, буферный усилитель 2, компаратор 3, ключи 4, 5, 6, интегратор 7 амплитуды, интегратор

8 фазы, аналого-цифровой преобразователь 9, селекторы 10, 11 фронтов, генератор 12 пусковых импульсов, формирователь 13 стробирующих импульсов, источник 14 опорных напряжений, преобразователь 15 уровня, низкочастотный фильтр 16, триггеры 17, 18, 19, элементы И 20-24, сумматор 25, коммутаторы 26, 27, элементы 28-30 задержки, инвертор 31, элемент ИЛИ 32, делитель напряжения на резисторах

33, 34. Применение аналоговых интеграторов 7 амплитуды и 8 фазы на основе быстродействующих операционных усилителей с цепями обнуления позволяет расширить область применения устройства за счет обработки узкополосных сигналов с высокой частотой несущего колебания. 2 ил.

1339892

Изобретение относится к области измерительной и вычислительной техники и может быть использовано для аналого-цифрового преобразования преимущественно узкополосных сигналов.

Цель изобретения — расширение области применения за счет обеспечения возможности преобразования сиг.налов с широким спектром частот.

На фиг. 1 изображена функциональная схема устройства; на фиг. 2 временные диаграммы напряжений на выходе основных узлов устройства.

Устройство аналого-цифрового преобразования узкополосных сигналов (фиг. 1) содержит аналоговый инвертор 1, буферный усилитель 2, компаратор 3, ключи 4 — б, интегратор 7 амплитуды, интегратор 8 фазы, аналого-цифровой преобразователь 9, селекторы 10 и 11 фронтов, генератор 1? пусковых импульсов, формирователь 13 стробирующих импульсов, источник 14 опорных напряжений, преобразователь

15 уровня, низкочастотный фильтр 1б,,триггеры 17-19, элементы И 20-24, сумматор 25, коммутаторы ?6 и 27, элементы 28-30 задержки, инвертор 31, элемент ИЛИ 32, делитель напряжения на резисторах 33 и 34.

Устройство аналога-цифрового преобразования узкополосных сигналов работает следующим образом.

Через интервалы времени, обратно пропорциональные ширине спектра сиг.— нала, производится взятие пар отсчетов амплитуды и фазы входного узкополосного сигнала. Формирование каждой пары отсчетов начинается после поступления в момент С пускового импульса с выхода генератора 12 пусковых импульсов (фиг. 2д).

Определение отсчетов амплитуды выполняется путем аналогового интегрирования входного узкополосного сигнала на интервале времени длительностью „ (фиг. 2а), который начинается в момент первого после поступления пускового импульса перехода входного сигнала через нуль и составляет малую часть периода. центральной частоты сигнала.

На интервалах, соизмеримых с периодом центральной частоты, форма узкополосного сигнала мало отличается от синусоидальной. Следовательно, результат аналогового интегрирования

ЗО

55 входного узкополосного сигнала можно определить по формуле

t +А и

U0 sin27fо tdt

<и

U, (sinяК,6t„)2/Гf,, где U — амплитуда входного узкополосного сигнала;

f — его центральная частота.

Сомножитель (sin/If Д t„) /7/f в правой части выражения при фиксированном а t является величиной постоянной. Поэтому значение интеграла от входного узкополосного сигнала за интервал at„ прямо пропорционально амплитуде этого сигнала.

Поскольку сигнал на вход ключа 4 поступает через аналоговый инвертор 1 (фиг. 2a), а на вход ключа 5 через буферный усилитель 2 без инверсии (фиг. 26), то на входе одного из ключей 4 или 5 в любой момент времени присутствует отрицательный сигнал. (Здесь и далее цифры в подстрочных индексах U означают номер узла, выходное напряжение которого показано на диаграмме). Аналоговый инвертор 1 и буферный усилитель 2 имеют одинаковые коэффициенты усиления и время задержки но их выходные напряжения противоположны по знаку, Входной сигнал поступает также на вход компаратора 3, на выходе которого уровень сигнала соответствует

31 !!

Лог. 1, еспи входной сигнал положителен, и Лог. 0", если сигнал отрицателен (фиг. 26 и в). При появлении на выходе компаратора 3 "Лог.1", на выходе селектора 10 фронтов формируется короткий импульс, а на выходе селектора 11 фронтов благодаря инвертору 31 короткий импульс формируется в момент перехода выходного напряжения компаратора 3 с единицы в нуль. Поэтому на выходе элемента

ИЛИ 32 при каждом переходе входного сигнала через нуль появляется короткий импульс (фиг ° 2в и г).

Когда в момент t0 (фиг. 2д) с выхода генератора 12 пусковых импульсов поступает импульс, триггер

18 переключается в состояние, при котором на его выходе, и следовательно, на.первом входе элемента И 22 присутствует "Лог. 1". При первом, после момента ta, переходе входного

13 сигнала через нуль короткий импульс, появившийся на выходе элемента ИЛИ 32, проходит через элемент И 22 на вход формирователя 13 стробирующих импульсов, который из короткого импульса вырабатывает импульс длительностью лС „ (фиг. 2е). Короткий импульс с выхода элемента И 22 поступает на второй вход триггера 18, возвращая его в состояние, при котором.на его выходе и, следовательно, на первом входе элемента И 22 имеет место "Лог ° 0". В результате все последующие короткие импульсы с выхода элемента ИЛИ 32 не проходят на вход формирователя 13 стробирующих импульсов до появления очередного пускового импульса, т.е. до момента взятия следующей пары отсчетов. При положительном входном сигнале на выходе компаратора 3 и, следовательно, на первом входе элемента И 20 присутствует "Лог. 1", а на втором входе элемента И 21, благодаря инвертору 31 — "JIor. 0". Стробирующий импульс с выхода формирователя 13, пройдя через элемент И 20 или И 21, открывает на время dt то-. ключ (4 или 5), на входе которого присутствует отрицательный сигнал. Таким образом, какова бы ни была полярность входного сигнала, на выходе интегратора 7 амплитуды, выходное напряжение которого инвертировано относительно входного, зафиксируется положительное напряжение, пропорциональное амплитуде входного узкополосного сигнала.

Аналого-цифровой преобразователь

9 преобразует это напряжение (прошедшее через коммутатор 26) в цифровой код.

Интервал 4Г„ выбирается из условия, что мгновенное значение входнОго сигнала в конце интервала dt ниже и уровня ограничения, поэтому нели—

I нейные искажения не влияют на результаты взятия отсчетов амплитуды.

Определение отсчетов фазы узкополосного сигнала выполняется путем аналогового интегрирования постоянного положительного напряжения Е на интервале dt ov момента t, до момента t (фиг. 2з).

Если в момент п dUq„ /dt 7 О, то фаза q(t ) входного сигнала в момент t может быть определена из

О выражения

39892 4

271 fî4t = 27 о (Т, — 4t), а если <Ш „/dt < О, 5

Следовательно, для определения

10 отсчета фазы достаточно вычесть напряжение, пропорциональное л t в первом случае от напряжения, пропорционально

Т, а во втором случае — от напряжения, пропорционального То/2.

Перед поступлением пускового импульса триггер 17 находится в состоянии, при котором на его выходе и, следовательно, на первых входах элементов И 23 и 24 присутствует "Лог.1".

20 В таком состоянии элементы И 23 и 24 пропускают на входы триггера 19 импульсы с выходов соответственно инвертора 3 1 и компаратора 3. На выходе компаратора 3 присутствует "Лог. 1", 25 если входной сигнал положителен, и

"Лог. 0", если сигнал отрицателен.

Поэтому, если входной сигнал положителен, импульс с выхода компаратора

3 через элемент И 24 поступает на

30 второй вход триггера 19, выходной сигнал которого устанавливает коммутатор 27 в состояние, при котором на первый вход сумматора 25 подается положительное напряжение 2Е, пропорЗ циональное Т,. Если входной сигнал отрицателен, то импульс с выхода. инвертора 31 через элемент И 23 поступает на первый вход триггера 19, устанавливая коммутатор 27 в состоя40 ние, при котором на первый вход суМматора 25 поступает положительное напряжение Е, пропорциональное То/2.

Пусковой импульс изменяет состояние триггера 17. В результате на

4g его выходе и, следовательно, на первых входах элементов И 23 и 24 устанавливается "lIor. 0 1. В этом состоянии элементы И 23 и 24 не пропускают импульсы с выходов инвертора 31

50 и компаратора 3 на входы триггера 19.

На выходе триггера 19 зафиксируется состояние, которое соответствует моменту прихода пускового импульса.

На выходе триггера 18 уровень

65 "Лог. 1" присутствует от момента до момента t т.е. формируется импульс длительностью 41. (фиг. 2з). Этот импульс поступает на управляющий вход ключа 6 и открывает его на время g t, 5 13398 в течение которого интегратор 8 фазы интегрирует положительное напряжение Е.

Выходное напряжение интегратора 8 фазы интегратора 8 фазы инвертировано

5 относительно входного. На выходе интегратора 8 фазы фиксируется отрицательное напряжение, пропорциональное 3 t (фиг. 2к), которое подается на второй вход сумматора 25. На первом входе сумматора 25 присутствует положительное напряжение 2Е или E в зависимости от знака входного сигнала в момент 15

Таким образом, на выходе сумматора

25 оказывается зафиксированным напряжение, пропорциональное V(t ) (фиг. 2л), которое через коммутатор 26 поступает на вход аналого-цифрового преобразователя 9 и преобразуется в цифровой код.

Импульс с выхода элемента 28 зацержки устанавливает коммутатор 26 в состояние, при котором выходное 25 напряжение интеграто.ра 7 амплитуды поступает на вход аналого-цифрового преобразователя 9 и выдается в коде по выходной информационной шине. Продолжительность этого состояния не. — gp сколько меньше половины интервала. дискретизации. Импульс с выхода элемента 29 задержки устанавливает коммутатор 26 в состояние, при котором на вход аналого-цифрового пре.—

35 обраэователя 9 поступает напряжение с выхода сумматора 25, пропорциональное фазе входного сигнала. Имнульсы, поступающие на выходную адресную шину, определяют порядок считывания амплитуды и фазы преобразуемого входного сигнала.

Импульс с выхода элемента 30 задержки устанавливает интегратор 7 амплитуды и интегратор 8 фазы в исходное состояние, а триггер 17 в состояние, когда на его выходе присутствует "JIoã.

Узкополосный сигнал, поступивший на вход устройства аналого-цифрового преобразования;, может быть подвержен не только двухстороннему симметричному (фиг. 2а и б), но и од— ностороннему или двухстороннему несимметричному ограничению.

При одностороннем нессиметричном ограничении происходит смещение нулевого уровня и, следовательно, на выходе компаратора 3 формируется сиг92 б нал, у которого длительность "Лог. 1" больше длительности "JIor. 0", если напряжение смещения положительно, и,. наоборот, если напряжение смещения отрицательно. Преобразователь 15 уровня, сдвигая уровень выходного сигнала компаратора 3, превращает его в биполярный с одинаковыми амплитудами положительной и отрицательной частей периода. При отсутствии смещения нулевого уровня сигнал на выходе преобразователя 15 уровня оказывается равным не только по амплитуде, но и по длительности положительной и отрицательной частей периода. Следовательно, в этом случае постоянная составляющая напряжения на выходе преобразователя 15 уровня, выделяемая низкочастотным фильтром 16 равна нулю. При смещении нулевого уровня входного сигнала длительности положительной и отрицательной частей периода на выходе преобразователя 15 уровня становятся различными и низкочастотный фильтр 16 выделяет напряжение, пропорциональное по величине и противоположное по знаку смещению. Это напряжение, поступая на вхоцную шину через делитель напряжения на резисторах 33 и 34, компенсирует смещение нулевого уровня вход— ного узкополосного сигнала.

Применение аналоговых интеграторов амплитуды и фазы позволяет преобразовать узкополосные сигналы с центральной частотой на порядок более высокой,чем в известном устройстве. Поскольку в предлагаемом устройстве важна относительная узкополосность колебания, увеличение центральной частоты позволяет обрабатывать сигналы с более широким спектром, что расширяет область применения устройства. формула изобретения

Устройство аналого-цифрового преобразования узкополосных сигналов, содержащее аналоговый инвертор и буферный усилитель, входы которых объединены, аналого-цифровой преобразователь, низкочастотиый фильтр, три триггера, три элемента задержки, компаратор, первый вход которого соединен с выходом делителя напряжения и является входной шиной, вто— рой вход подключен к шине нулевого соединен с выходом сумматора„ а выход — с входом аналого-цифрового преобразователя, выходы которого являются выходной информационной (>

3 шиной, первый и второй выходы источника опорных напряжений соединены соответственно с первым и вторым информационными входами второго коммутатора, выход которого подключен к первому входу сумматора, второй вход которого через последовательно соединенные интегратор фазы и третий ключ соединен с вторым

1Б информационным входом второго коммутатора, первый и второй управляющие входы которого подключены соответственно к прямому и инверсному вы" ходам третьего триггера, входы уста2О новок a " "1" и "0" которого соединены с выходами соответственно четвертого и пятого элементов И, второй вход четвертого элемента И подключен к выходу инвертора, второй

25 вход пятого элемента И соединен с выходом компаратора и через преобразователь уровня — с входом низкочастотного фильтра, входы обнуления интеграторов амплитуды и фазы объе30 динены и подключены к выходу первого элемента задержки, вход которого через последовательно соединенные второй и третий элементы задержки. подключен к выходу формирователя

35 стробирующих импульсов и к второму входу первого элемента И, выходы первого и второго элементов И соединены с управляющими входами соответственно первого и второго ключей, 40 управляющий вход третьего ключа соединен с прямым выходом первого триггера, вход установки в "0" которого подключен к выходу третьего элемента И, выходы второго и третьего эле45 ментов задержки соединены соответственно с первым и вторым управляющими входами первого коммутатора и являются вЫходной адресной ши— ной.

7 1339892 потенциала, а выход соединен с входом первого селектора фронтов, с первым входом первого элемента И и через инвертор — с первым входом второго элемента И и входом второго селектора фронтов, выход которого соединен с первым входом элемента

ИЛИ, второй вход которого подсоединен к выходу первого селектора фронтов, а выход — к первому входу третье го элемента И, выход которого подключен к входу формирователя стробирующих импульсов, а второй вход — к прямому выходу первого триггера, вход установки в "1" которого соединен с выходом генератора пусковых импульсов и объединен с входом установки в "0" второго триггера, вход установки в " 1" которого подключен к выходу первого элемента задержки, прямой выход второго триггера соединен с первыми входами четвертого и пятого элементов И, первый и второй. входы делителя напряжения соединены соответственно с шиной нулевого потенциала и выходом низкочастотного фильтра, вторые входы пер— вого и второго элементов И объединены, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет обеспечения возможности преобразования сигналов с широким спектром частот, в него введены преобразователь уровня, сумматор, два коммутатора, иСточник опорных напряжений, интегратор фазы и интегратор амплитуды, три ключа, информационные входы первого и второго из которых соответственно подключены к выходам аналогового инвертора и буферного усилителя, вход которого является входной шиной, выходы первого и второго ключей объединены и соединены с информационным входом интегратора амплитуды, выход которого соединен с первым информационным входом первого коммутатора, второй информационный вход которого

1339892

Составитель Н. Капитанов

Техред М.Ходанич

Корректор В.Бутяга

Редактор Л. Гратилло

Заказ 4351/56 Тираж 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4