Устройство для обслуживания запросов

Устройство для обслуживания запросов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, в частности к приоритетным устройствам, и может быть использовано в вычислительных системах коллективного пользования, в узлах коммутации сетей ЭВМ для обслуживания запросов с минимизацией задержек . Цель изобретения - расширение области применения устройства за счет внеочередного обслуживания запросов максимального приоритета. Устройство для обслуживания запросов содержит две схемы сравнения, блок буферньпс накопителей, распределитель импульсов, три группы блоков элементов И, группу элементов И, блок элементов ИЖ, две группы регистров, блок приоритетных запросов, блок коммутаторов , элемент ИЛИ и группу триггеров . Устройство обеспечивает обслуживание как однородного,.так и неоднородного потока запросов. При обслуживании однородного потока запросов минимизируются временные задержки путем анализа времени пребывания запросов в системе и передача их на обслуживание на один из регистров с учетом длин очередей к каналам обслуживания . При обслуживании неоднородного потока запросов приоритетные запросы независимо от времени их пребывания в системе обслуживаются вне очереди с постановкой их на обслуживание в начало очереди. 1 з.п. ф-лы, 7 ил. (Л СО 4 tEOlL, Ob К

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

1639 А1 (19) (11) (51) 4 С 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4054951/24-24 (22) 11.04.86 (46) 30.09.87. Бюл. У 36 (72) В.С.Любинский, В,П.Синявин и В.Н.Головашкин (53) 681.325(088.8) (56) Авторское свидетельство СССР

922744 кл. С 06 F 9/46, 1980, Авторское свидетельство СССР

¹ 1203529, кл, G 06 F 9/46, 1984. (54) УСТРОЙСТВО ДЛЯ ОБСЛУЖИВАНИЯ

ЗАПРОСОВ (57) Изобретение относится к вычислительной технике, в частности к приоритетным устройствам, и может быть использовано в вычислительных системах коллективного пользования, в узлах коммутации сетей ЭВМ для обслужи вания запросов с минимизацией задержек. Цель изобретения — расширение области применения устройства за счет внеочередного обслуживания .запросов максимального приоритета. Устройство для обслуживания запросов содержит две схемы сравнения, блок буферных накопителей, распределитель импульсов, три группы блоков элементов И, группу элементов И, блок элементов ИЛИ, две группы регистров, блок приоритетных запросов, блок коммутаторов, элемент ИЛИ и группу триггеров. Устройство обеспечивает обслуживание как однородного,.так и неоднородного потока запросов. При обслуживании однородного потока запросов минимизируются временные задержки путем анализа времени пребывания запросов в системе и передача их на обслуживание на один из регистров с учетом длин очередей к каналам обслуживания. При обслуживании неоднородного потока запросов приоритетные запросы независимо от времени их пре.бывания в системе обслуживаются вне очереди с постановкой их на обслуживание в начало очереди. 1 з.п. ф-лы, 7 ил.

41639

13

Изобретение относится к вычислительной технике, в частности к приоритетным устройствам, и может быть использовано в вычислительных системах коллективного пользования, в уз.лах коммутации сетей ЭВМ для обслуживания запросов с минимизацией задержек.

Цель изобретения — расширение области применения устройства за счет внеочередного обслуживания запросов максимального приоритета.

На фиг. 1 представлена схема предлагаемого устройства; на фиг. 2 схема блока приоритетных запросов; на фиг. 3 — схема сравнения двоичных чисел; на фиг, 4 — схема распределителей импульсов; на фиг. 5 — схема блока коммутаторов; на фиг. 6 — схема буферного накопителя; на фиг.7 схема регистра 1.

Устройство содержит регистры 1-1, 1-2, ..., 1-m, блок 2 приоритетных запросов, блок буферных накопителей, содержащий буферные накопители 3-1, 3-2,...,3-m группу блоков элементов

И 4-1, 4-2,...,4-m группу блоков элементов И 5-1. 5,2. ..., 5-m,.схему 6 сРавнениЯ m двоичных чисел, блок элементов ИЛИ 7, распредитель 8 импульсов, группу блоков элементов И

9-1, 9-2, ..., 9-N группу элементов

И 10-1, 10-2,..., 10-N схему 11 сравнения N двоичных чисел, элемент

ИЛИ 12, блок 13 коммутаторов, группу входных регистров 14-1, 14-2, 14-N, группу триггеров приоритетных признаков 14-1А, 14-2А, ..., 14-NA, выходные шины 15, входные шины 16, . шины приоритетных признаков 16А, шины 17-27 распределителя импульсов, шины 28-3 1 блока приоритетных запросов.

Блок 2 приоритетных запросов (фиг. 2) содержит группы элементов

ИЛИ 32-1, 32-2, ..., 32-m, группы элементов И 33-1, 33-2, ..., 33-m, 34-1, 34-2, ..., 34-m, элементы НЕ

35-1, 35-2, ..., 35-m буферный накопитель 36, элемент НЕ 37, элемент задержки 38, элемент ИЛИ 39, группу элементов ИЛИ 40, группу элементов

И 41, элементы И 42, 43-1, 43-2, . °, 43-m, элемент НЕ 44, группу элементов И 45.

Схема 6 сравнения (фиг, 3) содержит регистры 46-1, 46-2, ..., 46-m сдвигающий регистр 47, регистр 48 результата,, элементы ИЛИ 49-1, 49-2, ..., 49-m элементы И 50-1, 50-2, ..., 50-ш, группы элементов И

5 1 вЂ, 51-2, ..., 5 1-m, 52-1, 52-2, 52-(m-1), элементы И 53-1, 53-2. . ., 53-(m-1), 54-1, 54-2, 54-(m-1), счетчик 55, элемент И 56, триггер 57 знака, накапливающий сумматор 58, элемент ИЛИ 59, элементы задержки 60, 61 и 62, элемент И 63, триггер 64 управления, элемент зацержки 65.

Схема 11 сравнения идентична схе15 ме 6 сравнения °

Распределитель 8 импульсов (фиг.4) содержит кольцевой регистр 66, элемент И 67, элемент задержки 68, эленератор 69 тактовых импульсов, эле-

2р менты И 70, 71 и 72, триггер 73, элемент И 74, элемент ИЛИ 75, элементы задержки 76 и 77, элементы И 78

81, элемент НЕ 82.

Блок 13 коммутаторов (фиг. 5) со25 держит группы элементов ИЛИ 83-1, 83-2, ..., 83-N, группы элементов И

84- i, 84-2, ..., 84-N, 85-1, 85-2, 85-N элемент НЕ 86.

Буферный накопитель 36 блока прио30 ритетных запросов (фиг. 6) содержит регистры 87-1, 87 — 2, ..., 87-k элементы ИЛИ 88-1, 88-2,..., 88-k, элементы задержки 89-1, 89-2, ..., 89-k, 90- l, 90-2, ..., 90-k-1, элементы И

35 91-1, 91-2, ..., 91-k,— ýë-мент, ИЛИ

92, реверсивный регистр 93 сдвига, элемент И 94, элементы задержки 95 и 96, элемент НЕ 97.

Буферные накопители 3-1, 3-2,..., 4р 3-m блока 3 буферных накопителей аналогичны буферному накопителю 36.

Выходные регистры 1 (фиг. 7) содержат регистр 98, элемент ИЛИ 99, элемент И 100, элемент задержки 101, 45 триггер 102.

Устройство работает следующим образом.

По входным шинам 16 в регистры

14-1, 14-2, ..., 14-N поступают запросы на обслуживание. Такими запросами могут быть, например, сообщения, поступающие в узел передачи данных, в котором установлено устройство для обслуживания запросов. Запросы содержат, кроме информационной части, сведения о задержке данного запроса в сети и разряд приоритетности запроса.

Устройство может работать в двух режимах: режим обслуживания однородз 13 ного потока запросов; режим обслуживания неоднородного потока запросов.

При обслуживании однородного потока запросов во входных регистрах 14 нет приоритетных сообщений (триггеры приоритетных признаков в нулевом состоянии). После запуска устройства на выходе 22 распределителя импульсов

I появляется импульс, устанавливающий схемы сравнения двоичных чисел 6 и 11 в исходное состояние. При поступлении импульса на шину 24 информация о задержках запросов в сети из входных регистров 14 через блок 13 коммутаторов поступает в схему 11 срав нения, а по импульсу на шине 19 двоичные числа, равные количеству запросов в каждом из буферных накопителей

3-1, 3-2, ..., 3-m поступают на схему 6 сравнения через группу блоков элементов И 4-1, 4-2, ..., 4-m.

41639

По тактовым импульсам, управляющим работой схем сравнения, сравниваются числа, записанные во входные регистры схем сравнения.

В схеме 6 сравнения определяется, в каком из буферных накопителей 3 меньше запросов. Единичный сигнал появляется при этом на соответствующей выходной шине схемы сравнения.

Аналогичным образом в схеме 11 сравнения определяется, в каком из входных регистров 14 находится запрос с максимальной задержкой. При этом на соответствующем выходе схемы.сравнения также появляется единичный сигнал.

После завершения операций сравнения в схемах сравнения по шинам 20 и 23 поступают сигналы, по которым распределителем 8 импульсов вырабатывается импульс (шина 27), разрешающий через соответствующие элементы И 9, ИЛИ 7 и И 5 переписать запрос с максимальной задержкой из входного регистра 14 в буферный накопитель 3 с минимальной очередностью. После этого по шине 25 из распределителя импульсов данный входной регистр об- . нуляется и в него может быть записан . вновь поступивший запрос.

Если в регистры 14 поступают запросы, имеющие одинаковые задержки, то их обслуживание производится по порядку начиная с регистра 14-1, затем обрабатывается запрос, записанный в регистр 14-2 и т.д.

Если во всех буферных накопителях

3 одинаковые очереди, то запись запросов из входных регистров производится в порядке 3-1, 3-2, ..., З-m.

Одновременно с приемом запросов из входных регистров в буферные накопители по мере освобождения выходных регистров 1 осуществляется перезапись

1р запросов из буферных накопителей в выходные регистры через блок приоритетных запросов.

При обслуживании йеоднородного по- тока запросов во входных регистрах 14

15 имеются приоритетные сообщения (в триггерах приоритетных приказов единица).

В этом случае на выходе элемента

ИЛИ 12 — единица и после запуска уст2р ройства, установки схем сравнения в исходное состояние по импульсу на шине 24 разряды приоритета через блок

13 коммутаторов поступают на схему 11 сравнения. В схеме сравнения опреде25 ляется, в каком из входных регистров 14 находится приоритетный запрос.

При этом на соответствующем выходе блока сравнения появляется единичный сигнал, который разрешает по импульЗ0 су на шине 17 переписать приоритетный запрос через соответствующую группу элементов И 9 и группу элементов ИЛИ 7 в свободный выходной регистр 1 или буферный накопитель блока 2 приоритетных запросов, Если при.оритетных запросов несколько, то схема 11 сравнения обеспечивает последовательную выдачу запросов из регистров 14- 1, 14 — 2, ..., 14-N

4р и т.д. Блок 2 приоритетных запросов предназначен для према, хранения и выдачи в выходные регистры 1 приоритетных запросов.

Блок приоритетных запросов (фиг.2)

45 работает следующим образом.

В устройстве имеются приоритетные запросы (на шине 26 — единица).

В этом случае по сигналу.на шине 17

"Записать приоритетный запрос" прио5О ритетный запрос через группу элементов И 45, группу элементов ИЛИ 40 поступает на группу элементов И 33-1 и 34-1. Если выходной регистр 1-1 свободен,- то на шине 33-1 единица и приоритетный запрос через группу элементов И 33-1 и группу элементов

ИЛИ 32-1 по шине 29-1 поступает в регистр 1-1. Опрос состояния выходных регистров 1 осуществляется по такто1341 3

6 вому импульсу на шине 18 (фиг, 7) .

Если регистр 1 — 1 занят (на шине 31 — 1 нуль), то приоритетный запрос через группу элементов И 34-1 поступает на группу элементов И 33-2 и 34-2 и

6 в зависимости от состояния регистра

1-2 записывается в него или переда.ется далее на группы элементов И 33-3 и 34-3 и т.д, Когда все регистры 1 заняты, приоритетный запрос записывается в буферный накопитель 36.

На устройство не поступают приоритетные запросы, но в буферном накопителе 36 есть запросы (на шине 36-3 нуль, а на шине 36-4 единица). Если хотя бы один из выходных регистров 1 свободен, то на соответствующей шине 31 единица, которая через элемент

ИЛИ 39 разрешает прохождение тактового импульса (шина 18) через элемент

И 42 на группу элементов И 41.

По данному тактовому импульсу приоритетный запрос из буферного накопителя 36 через группу элементов И 41 .и группу элементов ИЛИ 40 переписывается в первый свободный регистр 1 по соответствующей шине 29. Тактовый импульс с выхода элемента И 42 поступает также на сдвиговый вход 36-5 бу- З0 ферного накопителя 36.

Нет приоритетных запросов (на шине 26 нуль) и нет запросов в буферном накопителе 36 (на шине 36-4 нуль, а на шине 36-3 единица)„ В этом режиме при появлении сигнала на одной из шин 36-i "Выходной регистр 1-i свободен" тактовый импульс (шина 18), задержанный на время опроса регистра 1 (элемент задержки 38), посту- 40 пает через соответствующий элемент

И 43-i на шину 30-i и происходит перезапись запроса из буферного накопителя 3-i по шине 28-i через группу элементов ИЛИ 32-i и по шине 29 †в 4 регистр 1-i.

Схема 6 сравнения работает следующим образом.

При подаче на вход 22 схемы сравнения установочного импульса триггеры младших разрядов сдвигающего регистра 47, регистра 48 результата и триггер 64 управления устанавливаются в единичное состояние, Счетчик 55 и накапливающий сумматор 58 с триггером 57 знака устанавливаются в нулевое состояние °

Первый тактовый импульс через элемент И 63, открытый единичным потен9

6 циалом с триггера 64 управления, и элемент И 50-1, который открыт единичным потенциалом с триггера младшего разряда регистра 48-1 результата, подается на входы группы элементов И 51 — 1 ° Первое число в прямом коде из регистра 46-1 записывается в накапливающий сумматор 58. Этот же импульс, задержанный элементом 62 задержки, подается на элементы И 54-1, 54-2, ... „54-(m-1) .

Единичным потенциалом с триггера младшего разряда сдвигающего регистра 47 элемент И 54-1 открывается, сигнал с его выхода поступает на входы группы элементов И 52-1, и второе число из регистра 46-2 записывается в накапливающий сумматор 58 в обратном коде.

Если второе двоичное число окажется меньше первого числа, то триггер знака 57 находится в нулевом состоянии, поэтому тактовый импульс, задержанный элементами 62 и 61 на время выполнения суммирования, поступает через элементы И 56 и 53-1 на триггер регистра -48-2 результата и единичное значение из сдвигающего регистра 47 перезаписывается в соответствующий триггер регистра 48 результата.

Если второе двоичное число окажется больше или равно первому, то единица из сдвигающего регистра 47 в регистр 48 результата не перезапишется.

Тактовый импульс после окончания сравнения поступает также через элемент задержки 60 на шину сдвига сдвигающего регистра 47, обеспечивая сдвиг единицы на один разряд, и через элемент ИЛИ 59 на вход сброса накапливающего сумматора 58, который устанавливается в нулевое состояние.

Во втором и последующих тактах сравнения первым в накапливающий сумматор 58 записывается наименьшее число в прямом коде, выбранное в предыдущих тактах. Номер этого числа определяется положением единицы в регистре 48. Вторым числом в обратном коде в каждом такте сравнения записываются в накапливающий сумматор 58 очередные сравниваемые числа, После каждого такта сравнения единица в сдвигающем регистре 47 сдвигается на один разряд в сторону старших разрядов. Переписывается эта единица в соответствующий триггер регистра 48

134 результата, если в очередном такте второе число оказывается меньше первого. При этом все другие триггеры регистра 48 резулътата устанавливаются в нулевое состояние сигналом, поступающим через элементы ИЛИ 49 на нулевые входы этих триггеров.

После подачи всех тактовых импульсов цикл сравнения чисел заканчивается. В результате один из триггеров регистра 48 результата находится в единичном состоянии, номер этого триггера соответствует номеру регистра, в котором записано минимальное число. После поступления последнего тактового импульса на выходе счетчика 55 появляется импульс, который переводит триггер 64 управления в нулевое состояние, запрещая прохождение тактовых импульсов через элемент И 63, На шине 20 находится единичный потенциал.

Блок-схема и алгоритм работы схемы 11 сравнения определения макси-. мального двоичного числа аналогичны указанным выше. Однако в этом случае управляющий вход элемента И 56 подключается к единичному выходу триггера 57 знака.

Распределчтель 8 импульсов обеспечивает выдачу последовательности управляющих сигналов в различных режимах работы устройства.

Исходное состояние триггера 73 нулевое, а в кольцевом регистре бб сдвига в младшем разряде записана единица, Данный регистр трехразрядный.

Если в устройстве обслуживания запросов нет приоритетных запросов (на шине 26 нуль), то после запуска генератора 69 тактовых импульсов первый импульс через элемент И 72 поступает на выходную шину 22 и че-.. рез элемент 68 задержки и элемент

И 67 — на сдвигающий вход регистра 66, перемещая. единицу в следующий разряд. Второй импульс через элемент

И 71 появляется на выходных шинах 19 и 24 и через элемент 68 задержки и элемент И 67 сдвигает единицу в регистре сдвига в следующий разряд.

Этот же импульс, задержанный на время сдвига единицы в регистре 66, переводит триггер 73 в единичное состояние. Следующие тактовые импульсы поступают через элемент И 70 на выход-: ную шину 21 до тех пор, пока не за1639 8

1 кончится сравнение чисел в схемах. 6 и 11 сравнения. При завершении сравнения на шинах 20 и 23 появляются

5 единичные сигналы и очередной тактовый импульс через элемент И 74 устанавливает триггер И 73 в нулевое состояние и поступает через элемент И 80 на выходную шину 27 и через элемент

1ð задержки 77 на выходную шину 25. Этим же тактовым импульсом единица в коль-: цевом регистре 66 сдвига перемещается в младший разряд, и цикл выработки управляющих сигналов повторяется, Если в устройстве есть приоритетные запросы (на шине 26 единица), то распределитель 8 импульсов работает аналогичным образом, только сигнал для ввода двоичных чисел в схему

6 сравнения не вырабатывается (шина

19), выдача тактовых импульсов в схемы сравнения прекращается после завершения сравнения в схеме t1 (единичный сигнал на шине 23). Для пере25 записи приоритетных запросов из входных регистров 14. в блок приоритетных запросов очередной тактовый импульс после завершения сравнения в схеме 11 сравнения поступает через элемент И

8 1 на шину 17.

Блок 13 коммутаторов состоит из N коммутаторов и предназначен для выдачи на выходные шины или задержек, или приоритетных признаков в,зависи3 5 м о с т и о т с и г н ап а н а ши н е 2 6 ° Д в о и ч н ы е числа выдаются на выходные шины по импульсу на шине 24..

Буферный накопитель 36 блока 2 приоритетных запросов работает сле40 дующим образом. В исходном состоянии регистры 87 и реверсивный регистр 93 сдвига обнулены. Импульс, по которому происходит запись приоритетного сообщения в буферный накопитель, по45 ступает на шину 36-1. При наличии сигнала "Все выходные регистры 1 заняты" на шине 36-2 данный импульс, задержанный на время прохождения приоритетного запроса через элементы

5О схемы блока приоритетных запросов, через элементы И-94, И 91-1, ИЛИ

88-1 разрешает запись запроса в регистр 87-1. Этот же импульс через элемент задержки 90-1 и элементы 91-2

55 и ИЛИ 88-2 обеспечивает перезапись запроса из регистра 87-1 в регистр

87-2 и т.д. до записи запроса в регистр 87-1с. Пройдя через элементы задержки 90, импульс поступает также

1341639

50

Формула изобретения

1. Устройство для обслуживания запросов, содержащее первую и вторую на сдвиговый вход регистра 93 и через элемент задержки 96 на установочный вход триггера 93-Е. Информация н регистре 93 сдвигается на один разряд

5 в сторону младших разрядов и записывается единица в разряд 91-1с.

По следующему импульсу на шине

36-1 очередной запрос записывается в регистр 87-(k-1), так как триггер

93-k регистра 93 в единичном состоянии и импульс, разрешающий запись запроса в регистр 87-k, через элемент

И 91-Е не пройдет. В регистре 93 записаны единицы н два старших разряда. Аналогичным образом заполняются и остальные регистры 87, а их состояние (" Свободный" или "Есть запрос") фиксируется в регистре 93. Если в регистре 93 записана хотя бы одна единица, то на шине 36-4 высокий потенциал, т ° е. "Есть запросы в буферном регистре", а на шине 36-3 низкий потенциал.

Для считывания запроса из буферно- 25 го регистра поступает импульс на шину 36-5 и, проходя через элементы за держки 89-к, 89-(k-1), ..., 89-2, 89-1, обеспечивает перезапись запроса из регистра 87-(k-1) в. регистр

87-1с, из регистра 87-(k-2) в регистр

87-(k-1) и т.д. Пройдя через нсе элементы задержки 89, импульс поступает на сдвигоный вход регистра 93 и информация в регистре 93 сдвигается на

35 один разряд в сторону старших разрядов. Величина задержек элементов задержки 89-1 и 90-1 равна времени записи запроса н регистр 87-i перезаписи. Величина задержки элемента 89-k,4 равна времени запроса из буферного регистра в выходной регистр 1-m.

Выходные регистры предназначены для временного хранения запросов. При наличии информации в регистре 98 на выходе элемента ИЛИ 99 единица. Тактовый импульс, поступающий по шине 18, сбрасывает триггер 102 и через элемент задержки 101 поступает на элемент И 100. Если регистр 98 свободен, то триггер 102 остается в нулевом состоянии, в противном случае триггер 102 переводится тактовым импульсом в единичное состояние, 55 схемы сравнения, блок буферных накопителей, распределитель импульсов, первую, вторую и третью группы блоков элементов И, группу элементов И, блок элементов ИЛИ, две группы регистров, информационные входы регистров первой группы являются группой запросных входон устройства, а их первые выходы соединены с первыми входами блоков элементов И первой группы, вторые входы которых соединены с группой выходов первой схемы сраннения, выходы блоков элементов И первой группы соединены с группой входов блока элементов ИЛИ, выход которого соединен с первыми входами блоков элементов И второй группы, вторые входы которых соединены с первым выходом распределителя импульсов, третьи нходы блоков элементов И второй группы соединены с группой выходов второй схемы сравнения, выходы блоков элементов И второй группы соединены с группой информационных входон блока буферных накопителей, первая группа выходов которого соединена с первыми входами блоков элементов И третьей группы, ньгходы которых соединены с группой входов второй схемы сравнения, первые стробирующие входы первой и второй схем сравнения соединены с вторым выходом распреде" лителя импульсов, первый и второй входы управления режимом которого соединены с сигнальными выходами первой и второй схем сравнения соответственно, третий выход распределителя импульсов соединен с первыми входами элементов И группы, выходы которых соединены с установочными входами регистров первой группы, вторые входы элементов И группы соединены с группой выходов первой схемы сравнения, вторые управляющие входы первой и второй схем сравнения соединены с четвертым выходом распределителя импульсов, выходы регистров второй группы являются группой выходов устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет внеочередного обслуживания запросов максимального приоритета, устройство содержит блок приоритетных запросов, блок коммутаторов, элемент HJIH, группу триггеров, информационные входы которых являются группой входов максимального приоритета устройСтва, установочные

13416

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок прио ритетных запросов содержит четыре группы элементов И, группу элементов

ИЛИ, буферный накопитель, три элемента И, два элемента ИЛИ, группу элементов НЕ, два элемента НЕ и элемент задержки, причем группа ответных Входов блока приоритетных запросов соединена с входами элементов HE группы, первыми входами элементов И первой и второй групп и группой входов первого элемента ИЛИ, выход которого соединен с.входом первого элемента НЕ и первым входом первого элемента И. вывходы триггеров группы соединены с выходами группы элементов И, прямые выходы триггеров группы соединены с первой группой информационных входов

5 блока коммутаторов и входами элемента ИЛИ, выход которого соединен с первым управляющим входом блока коммутаторов, входами пуска блока приоритетных запросов и распределителя импульсов, вторая группа информационных входов блока коммутаторов соединена с инверсными выходами триггеров группы, второй управляющий вход блока коммутаторов соединен с пятым вы- 5 ходом распределителя импульсов, шестой и седьмой выходы которого соединены соответственно с первым и вторым входами выбора режима блока приори- . тетных запросов, стробирующий вход которого соединен с выходом блока элементов ИЛИ, первая группа выходов блока приоритетных запросов соединена с группой входов сброса блока буферных накопителей, вторая группа вы- 25 ходов блока приоритетных запросов соединена с информационными входами регистров второй группы, вторые выходы которых соединены с группой ответных входов блока приоритетных запросов, входы сброса регистров второй группы соединены с седьмым выходом распределителя импульсов, а их вторые выходы являются группой выходов устройства, вторые входы блоков эле35 ментов И третьей группы соединены с восьмым выходом распределителя импульсов, вторая группа выходов блока буферных накопителей соединена с группой запросных входов блока прио- 40 ритетных запросов. !

39 12 ход которого соединен с первым входом буферного накопителя и первыми входами элементов И третьей группы, выходы которых соединены с группой входов второго элемента ИЛИ, выходы элементов НЕ группы соединены с первыми входами элементов И четвертой группы, выход второго элемента ИЛИ соединен с вторыми входами первых элементов И первой и четвертой групп, выход i-ro элемента И первой группы (i=1, М5; (М вЂ” число запросных входов устройства) соединен с первым входом z.-ro элемента ИЛИ группы, выход j-го элемента И четвертой группы ()=1;(M-1) соединен с вторыми входами (j+1)-х элементов И первой и четвертой групп, выход If-го элемента И четвертой группы соединен с вторым входом буферного накопителя, информационный выход которого соединен с вторыми входами элементов И третьей группы, вход пуска блока приоритетных запросов соединен с входом элемента НЕ, выход которого соединен с вторым входом первого элемента И и вторыми входами элементов И второй группы, выходы которых являются первой группой выходов блока приоритетных

l запросов, первый вход выбора режима блока приоритетных запросов соединен с первым входом. третьего элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, второй вход

-выбора режима блока приоритетных запросов. соединен с входом элемента задержки, выход которого соединен с третьими входами элементов И.второй группы и третьим входом первого элемента И, четвертый вход которого соединен с вторым сигнальным выходом буферного накопителя, группа выходов которого соединен с четвертыми входами элементов И второй группы, группа запросных входов блока приоритетных запросов соединена с вторыми входами элементов ИЛИ группы, выходы которых соединены с второй группой выходов блока приоритетных запросов, выход первого элемента НЕ соединен с третьим входом буферного накопителя, стробирующий вход блока приоритетных запросов соединен с первым входом треть его элемента И, второй вход которого является четвертым входом блока приоритетных запросов.

1341639

134 1639

1341639

1341639

Дце, 7

Составитель М.Сорочан

Редактор М.лылын Техред И.Дидик Корректор В. Гирняк

Заказ 4437/52 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35 Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул,Проектная, 4