Устройство блочной синхронизации

Патент 1341726

Авторы

Иллюстрации

Показать все

Реферат

Изобретение относится к технике связи и повышает помехоустойчивость синхронизации при декодировании алфавитных кодов. Устройство содержит регенератор 1, управляемый делитель 2 частоты, состоящий из инвертора 3 и счетного триггера 4, блок 5 обнаружения признака синхросигнала, состоящий из инверторов 6 и 7, триггеров 8 и 9, элемента И-НЕ 10 и интегрирующей цепи II, и накопитель 12, состоящий из триггеров 13-15, элементов И-НЕ 16 и элемента 17 задержки. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) (51) 4 Н 04

ОПИСАНИЕ ИЗОБРЕЛ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3675502/24-09 (22) 16.12.83 (46) 30.09.87. Бюл. N - 36 (72) О.Н. Порохов и И.M. Котиков .(53) 621.394.662(088.8) (56) Колтунов М.Н. и др. Синхронизация по циклам в цифровых системах связи, M.: Связь, 1980, с. 4!. (54) УСТРОЙСТВО БЛОЧНОЙ СИНХРОНИЗА-

ЦИИ (57) Изобретение относится к технике связи и повышает помехоустойчивость синхронизации при декодировании алфавитных кодов. Устройство содержит регенератор 1, управляемый делитель

2 частоты, состоящий из инвертора 3 и счетного триггера 4, блок 5 обнаружения признака синхросигнала, состоящий из инверторов б и 7, триггеров 8 и 9, элемента И-НЕ 10 и интегрирующей цепи ll, и накопитель 12, состоящий из триггеров 13-15, элементов И-НЕ 16 и элемента 17 задержки.

2 ил. лы (фиг. 2д) с второго выхода регенератора подаются на входы инвертора

6 и триггера 8, а третьи троичные символы (фиг. 2з) с третьего выхода регенератора 1 вЂ” на входы инвертора

7 и триггера 9. Единичные сигналы с выходов инверторов 6 и 7 и с инверсных выходов триггеров 8 и 9 (фиг.2е, и,ж,к) поступают на входы элемента

И-НЕ 10, на выходе которого формируется при этом нулевой сигнал (фиг.2л), что связано с отсутствием второго и третьего троичных символов на двух соседних тактовых интервалах, а значит характеризует прием первых 0 троичных символов на двух соседних тактовых интервалах, т.е. признаков синхросигнала. Ввиду разбросов времени срабатывания с микросхем для устранения возможных дроблений импульсов последовательность признаков синхросигнала (фиг. 2л) пода.ется на выход блока 5 обнаружения через интегрирующую цепь 1!.

При обнаружении первого истинного признака синхросигнала (фиг. 2л), его задний фронт (попожительный переход) совпадает с положительным напряжением сигнала (фиг. 2г). Этот момент служит началом накопления истинных признаков синхросигнала в накопителе 12.

Признаки синхросигнала (фиг. 2л) подаются на счетные входы триггеров

13-15 накопителя 12. Причем на вход триггера 13 подается сигнал (фиг. 2г) с выхода делителя 2 частоты. Сигнал с прямого выхода триггера (фиг. 2м) подается на вход триггера 14, с прямого выхода которого (фиг, 2н) вЂ” на вход триггера 15. При этом сигналы с выходов триггеров 13-15 (фиг.2м, н,о) поступают на входы элемента И-HE .16, .управляющий сигнал с выхода которого (фиг. 2б) через элемент 17 задержки подается на второй вход элемента И-НЕ 3 управляемого делителя

2 частоты, а также на входы "Установка 0" триггеров 13-15 (фиг. 2б,м,н,о).

За счет этого изменяется фаза синхросигнала (фиг. 2г) на выходе блока

5 обнаружения, осуществляется вхождение в синхронизм и сброс накопленных значений признаков.

Однако из-за ошибок возможно появление двух первых троичных символов

00 внутри кодовых групп (ложного

1 1341726

Изобретение относится к технике связи и может быть использовано при декодировании алфавитных кодов в цифровых системах передачи с различными передающими средствами.

Цель изобретения вЂ” повышение помехоустойчивости синхронизации при декодировании алфавитных кодов.

На фиг. 1 представлена структур 10 ная электрическая схема устройства .блочной синхронизации; на фиг. 2 временные диаграммы, поясняющие работу устройства.

Устройство блочной синхронизации 15 содержит регенератор 1, управляемый делитель 2 частоты, состоящий иэ инвертора 3 и счетного триггера 4, блок 5 обнаружения признака синхросигнала, состоящий из первого и вто- 20 рого инверторов 6 и 7, триггеров 8 и

9, элемента И-НЕ 10 и интегрирующей цепи ll и накопитель 12, состоящий из триггеров 13-15, элемента И-HE 16 и элемента 17 задержки. 25

Устройство блочной синхронизации работает следующим образом.

В регенераторе 1 из принятого линейного сигнала формируется такто вый сигнал, случайные последователь- 30 ности вторых и третьих троичных символов (фиг. 2а,д,з).С первого выхоДа регенератора 1 тактовый сигнал (фиг, 2а) подается на первый вход инвертора 3 управляемого делителя 2 частоты, а также на счетные входы триггеров 8 и 9 блока 5 обнаружения.

При отсутствии на другом входе инвертора 3 импульсов управления (фиг.2б), поступающих с выхода элемента 17 40 задержки, инвертированный тактовый сигнал (фиг. 2в) с выхода инвертора

3 подается на счетный вход счетного триггера 4, на выходе которого в результате деления тактовой частоты 45 на 2 с точностью до фазы формируется сигнал (фиг. 2r), который подается иа вход триггера 13 накопителя 12.

Признаком тактового сигнала в коде ЗВ2Т считают моменты появления двух первых троичных символов 00, которые в отсутствие ошибок могут появляться только на границах тактовых интервалов при приеме следующих сочетаний троичных групп. 10 Ol, 55

10 02, 20 01 20 02.

Последователь признаков синхросигнала (фиг. 2л) формируется в блоке 5 обнаружения. Вторые троичные симво-

3 1341 признака). В этом случае задний фронт импульса (фиг. 2л) .совпадает с положительным импульсом сигнала (фиг.2г).

При этом триггер 13 переключается в состояние "1" (заштрихованная область на фиг. 2м). Первый после этого истинный признак (фиг. 2л) изменяет состояние триггера 13 (момент окончания заштрихованной области на 0 фиг. 2м) и хотя триггер 14 переходит в состояние "1" (заштрихованная зона на фиг. 2н) последовательная перезапись признаками одной (и даже двух)

"1" в триггерах 13 вЂ” 15 накопителя 12 не приводит к срабатыванию элемента

И-НЕ 16 и изменению установленной фазы сигнала (фиг. 2г). Эта операция соответствует сбросу накопленного значения одного признака другим. 20

Формула изобретения

Устройство блочной синхронизации, содержащее управляемый делитель частоты и блок обнаружения признака 25 синхросигнала, тактовые входы которых объединены и являются тактовым входом устройства, информационным входом которого является соответствующий вход блока обнаружения признака синх- 30 росигнала, выход которого подключен

726

4 к соответствующим входам К-накопителей (где К-количество символов в кодовой группе), о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости синхронизации при декодировании алфавитных кодов, блок обнаружения признака синхросигнала выполнен в виде элемента И-НЕ, интегрирующей цепи, двух инверторов и двух триггеров, счетные входы которых объединены и являются тактовым входом блока обнаружения прйзнака синхросигнала, информационные входы триггеров объединены с входами соответствующих инверторов и являются соответственно информационным и дополнительным информационным входами блока обнаружения признака синхросигнала, а выходы триггеров и соответствующих инверторов подключены через элемент И-HE к входу интегрирующей цепи, выход которой является выходом блока обнаружения признака синхросигнала, при этом выход накопителя подключен к управляющему входу управляемого делителя частоты и к входу "Установка О"

К-накопителей, к тактовым входам которых подключены выходы соответствующих разрядов управляемого делителя частоты, 1341726

Составитель В. Евдокимова

Редактор И, Касарда Техред И.Попович Корректор M., Шароши

Заказ 4445/57 Тираж 638 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

II3035, Москва, Ж-.35, Раушская наб., д. 4/5 производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4,