Устройство для суммирования двоичных чисел

Устройство для суммирования двоичных чисел

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике. Цель изобретения - упрощение устройства. Устройство содержит два параллельных 15 16 сумматора 1 и 2, пять элементов И 3-7, два элемента ИЛИ 8 и 9, элемент И-НЕ 10, которые соответствующим образом соединены между собой и с тремя входами задания режима устройства, входами знаковых разрядов и информационными входами первого и второго операндов устройства, выходом знакового разряда и информационными выходами устройства. Устройство вьшолняет суммирование двоичных чисел, каждое из которых может быть предназначено в дополнительном или обратном модифицированном коде, а результат суммирова-. ния формирует в дополнительном или обратном модифицированном коде при выигрьше в оборудовании в 2 -раза по сравнению с прототипом (в схеме управления ) . 2 ил. -.Д , , 12 ft t ill О to (Л 00 4 СО N О со

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) 4 G 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ. ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4051343/24-24 (22) 07.04.86 (46) 07.10.87. Бюл. У 37 (71) Тернопольский финансово-экономический институт (72) 3.И.Домбровский, М.А.Дуда и Л.А.Узлова (53) 681.325.5(088.8) (56) Авторское свидетельство СССР

У 1193665, кл. С 06 F 7/50, 1984.

Авторское свидетельство СССР

У 1264164, кл. G 06 Р 7/50, 1985.

{54) УСТРОЙСТВО. ДЛЯ СУММИРОВАНИЯ

ДВОИЧНЫХ ЧИСЕЛ (57) Изобретение относится к автоматике и вычислительной технике. Цель изобретения — упрощение устройства.

Устройство содержит два параллельных

„„SU„„1343409 А1 сумматора 1 и 2, пять элементов И 3-7, два элемента ИЛИ 8 и 9, элемент И-НЕ

10, которые соответствующим образом соединены между собой и с тремя входами задания режима устройства, входами знаковых разрядов и информационными входами первого и второго операндов устройства, выходом знакового разряда и информационными выходами устройства. Устройство выполняет суммирование двоичных чисел, каждое из которых может быть предназначено в дополнительном или обратном модифицированном коде, а результат суммирова-. ния формирует в дополнительном или обратном модифицированном коде при выигрыще в оборудовании в 2 -раза по сравнению с прототипом (в схеме управления) . 2 ил . б 4

1343409

Изобретение предназначено для использования в автоматике и вычислительной технике, в частности при реализации арифметических устройств специализированных цифровых вычислительных машин.

Цель изобретения — упрощение устройства.

На фиг.1 представлена функциональ- 10 ная схема устройства для - уммирования двоичных чисел на фиг.2 -- функцио-. нальная схема параллельного сумматора.

Устройство содержит параллельные сумматоры 1 и 2, элементы И 3-7, ИЛИ

8 и 9, И-НЕ 10, входы 11 и 12 цифровых разрядов слагаемых и выходы 13 и

1ч знаковых разрядов слагаемых, входы

15-17 управления представлением первого и второго операндов и результата, соответственно, выходы 18 числовых разрядов и выход 19 знакового разряда результата, выход.20 переноса параллельного сумматора 1, вход 2 1 переноса младшего разряда второго параллельного сумматора 1.

Параллельный сумматор 2 содержит последовательно соединенные одноразрядные сумматоры 22-25 .

ЗО

Устройство для суммирования двоичных чисел работает следующим образом.

Числа А и В, поступающие на соот ветствующие входы 11,, 13 и 12,. 14 устройства, представлены и числовыми

35 и двумя знаковыми разрядами,, а результат С на выходах 18 и 19 устрой-. ства представлен также и числовыми и двумя знаковыми разрядами. Если число А, поступающее на входы 11 и 13, представлено в дополнительном модифицированном коде, на входе 15 устрой-ства должен быть нулевой сигнал, а если число А представлено в обратном модифицированном коде,, на входе 15 устройства должен быть единичный сигнал.

Аналогично, если число В, поступающее на входы 12 и 14 представлено в дополнительном модифицированном ко5О де, на входе 16 устройства должен быть нулевой сигнал, а если число В представлено в обратном модифицированном коде, на входе 16 устройства должен быть единичный сигнал. Если ре55 зультат суммирования С должен быть представлен в дополнительном модифицированном коде, на входе 17 устройства должен быть нулевой сигнал, а если результат суммирования С должен быть представлен в обратном модифицированном коде, на входе 1? устройства должен быть единичный сигнал.

Если числа А и В представлены в дополнительных модифицированных кодах,а результат суммирования С также должен быть представлен в дополнительном модифицированном коде, на входах 15-17 устройства будут нулевые сигналы. При этом на выходах элементов И 3-7 и ИЛИ 8 и 9 будут нулевые сигналы. В этом случае на выходе параллельного сумматора 1 будет результат суммирования чисел А и В в допол— нительном моцифицированном коде, числовая часть которого суммируется с числом 0 ... 0 в параллельном сумматоре 2. В итоге на выходе параллельного сумматора 2 и знаковом выходе параллельного сумматора. 1 будет результат С суммирования чисел А и В в дополнительном модифицированном коде, Если числа А и В представлены в дополнительных модифицированных кодах, а результат суммирования С должен быть представлен в обратном модифицированном коце, на входах 15 и 16 устройства будут нулевые сигналы, а на входе 17 устройства будет единичный сигнал . При этом на выходах элементов И 3-6 и ИЛИ 8 будут нулевые сигналы.

Если на выходе параллельного сумматора 1 есть положительный результат суммирования чисел А и В, представленный в дополнительном модифицированном коде, числовая часть этого результата будет суммироваться с числом

0 ... 0 в параллельном сумматоре 2.

Если на выходе параллельного сумматора 1 есть отрицательный результат суммирования чисел А и В, представленный в дополнительном модифицированном коде, на.выходе элемента И 7 будет единичный сигнал, так как на выходе элемента И-НЕ 10, выходе знакового разряда параллельного суммато— ра 1 и входе 17 задания режима устройства есть единичные сигналы. При этом числовая часть результата, полученного на выходе параллельного сумматора 1, будет суммироваться с числом 1 ... 1 в параллельном сумматоре 2. В итоге на выходе параллельного сумматора 1 будет результат С суммирования чисел A и В в обратном модифицированном коде.

1343409

Если число А представлено в обратном модифицированном коде, число В в дополнительном модифицированном коде, а результат суммирования С должен

5 быть представлен в дополнительном модифицированном коде, на входе 15 устройства будет единичный сигнал, а на входах 16 и 17 устройства будут нулевые сигналы. При этом на выходах эле- 10 ментов И 4-7 и ИЛИ 9 будут нулевые сигналы. Если число А отрицательное, а число В положительное или отрицательное, на выходе элемента И 3 будет единичный сигнал, а следовательно, и на выходе элемента ИЛИ 8 будет единичный сигнал и в младший разряд параллельного сумматора 1 поступает дополнительная единица.

Если числа А и В положительные или 20 число А положительное, а число В отрицательное, в младший разряд сумматора 1 дополнительная единица поступать не будет. При этом на выходе параллельного сумматора 1 будет резуль- 25 тат суммирования чисел А и В в дополнительном модифицированном коде, числовая часть которого суммируется с числом 0 ... 0 в параллельном сумматоре 2. В итоге на выходе параллельного сумматора 2 и знаковом выходе параллельного сумматора 1 будет результат С суммирования чисел А и В в дополнительном модифицированном коде.

Если число А представлено в допол35 нительном модифицированном коде, число  — в обратном модифицированном коде,, а результат суммирования С должен быть представлен в дополнительном модифицированном коде, на входе 16 устройства будет единичный сигнал, а на входах 15 и 17 устройства будут нулевые сигналы. При этом на выходах элементов И 3 и 5-7 будут нулевые сигналы. Если число В отрицательное, а число А положительное ипи отрицательное, на выходе элемента И 4 будет единичный. сигнал, а следовательно, и на выходе элемента ИЛИ 8 будет единичный сигнал и в младший разряд па50 раллельного сумматора 1 поступает дополнительная единица.

Если числа А и В положительные ипи число В :положительное, а число А отрицательное в младший разряд суммаУ

55 тора 1 дополнительная единица поступать не будет. При этом на выходе параллельного сумматора 1 будет результат суммирования чисел А и B в дополнительном модифицированном коде, числовая часть .которого суммируется с числом 0 ... 0 в параллельном сумматоре 2. В итоге на выходе параллельного сумматора 2 и знаковом выходе параллельного сумматора 1 будет результат С суммирования чисел А и В в дополнительном модифицированном коде.

Если число А представлено в обратном модифицированном коде, а число

 — в дополнительном модифицированном коде или число А представлено в дополнительном модифицированном коде, а число  — в обратном модифицированном коде и результат суммирования должен быть представлен в обратном модифицированном коде, процессы формирования результата суммирования чисел А и В в дополнительном модифицированном коде на выходе параллельного сумматора 1 аналогичны описанному. Если на выходе параллельного сумматора 1 есть положительный результат суммирования чисел А и В, представленный в дополнительном модифицированном коде, числовая часть этого результата будет суммироваться с числом 0 ... 0 в параллельном сумматоре 2.

Если на выходе параллельного сумматора 1 есть отрицательный результат суммирования чисел А и В, представленный в дополнительном модифицированном коде, на выходе элемента И 7 будет единичный сигнал, так как на выходе элемента И-НЕ 10, выходе знака параллельного сумматора 1 и входе

17 устройства есть единичные сигналы.

При этом числовая часть результата, полученного на выходе параллельного сумматора 1 будет суммироваться с числом 1 ... 1 в параллельном сумматоре 2. В итоге на выходе параллельного сумматора 2 и знаковом выходе параллельного сумматора 1 будет результат С суммирования чисел А и В в обратном модифицированном коде.

Если числа A и В представлены в обратных модифицированных кодах, а результат суммирования С должен быть представлен в дополнительном модифицированном коде, на выходах l5 и 16 устройства будут единичные сигналы, а на выходе 17 устройства — нулевой сигнал. При этом на выходах элементов И 6 и 7 будут нулевые сигналы.

Если числа А и В положительные, на

1343409 выходах элементов И 3-5, а следовательно, и на выходах элементов ИЛИ 8 и 9 будут нулевые сигналы„При этом на выходе параллельного сумматора 1 будет результат суммирования чисел А и В, числовая часть которого суммируется с числом О ... О в параллельном сумматоре 2. В итоге на выходе параллельного сумматора 2 и знаковом выходе параллельного сумматора 1.будет результат С суммирования чисел в дополнительном модифицированном коде.

Если числа А и В отрицательные, на выходах элементов И 3 — 5, а следовательно, и на выходах элемен îâ ИЛИ

8 и 9 будут единичные сигналы. В этом случае в младшие разряды параллельных сумматоров 1 и 2 поступают дополнительные единицы. Числовая часть результата, полученного на выходе параллельного сумматора 1, будет суммироваться с числом О.„. Оil в параллельном сумматоре 2. В итоге на выходе параллельного сумматора 2 и знаковом выходе параллельного сумматора 1 также будет результат С суммирования чисел в дополнительном модифицированном коде„

Если число А отрицательное, а число В положительное, на выходах элементов И 3 и И 4 будут соответственно единичный и нулевой сигналы, вследствие чего на выходе элемента ИЛИ 8 будет единичный сигнал к в младший разряд параллельного сумматора 1 поступает дополнительная единица. При этом на выходе параллельного сумматора 1 будет результат суммирования чисеп А и В в дополнительном модифицированном коде, числовая часть которого суммируется с числом О... О в параллельном сумматоре 2. В итоге на выходе параллельного сумматора 2 и знаковом выходе параллельного сумма.— тора 1 будет результат С суммирования чисел А и В в дополнительном модифицированном коде.

Если число А положительное, ". число В отрицательное, на выходах эле.- ментов И 3 и 4 будут соответственно нулевой и единичный сигналы, вследствие чего на выходе элемента ИЛИ 8 будет единичный сигнал и в младшии разряд параллельного сумматора 1 поступает дополнительная единица. При этом на выходе параллельного сумматора 1 будет результат суммирования чисел А и В в дополнительном модифицираваннам коде, числовая часть которого суммируется с числом О... О в параллельном сумматоре 2. В итоге на выходе паралпельнаго сумматора 2 и

5 знаковом выходе параллельного сумматора 1 будет результат С суммирования чисел А и В в дополнительном модифицированном коде.

Если числа А и В представлены в обратных модифицированных кодах, а результат суммирования С должен быть представлен также в обратном модифицированном коде, на входах 15-17 устройства будут единичные сигналы.

При этом на выходах элементов И 3-5 и 7, а следовательно, и на выходе элемента ИЛИ 8 будут нулевые сигналы.

Если числа А и В положительные, на выходе 20 переноса параллельного сумматора 1 будет нулевой сигнал. Следовательно, на выходах элементов И 6 и ИЛИ 9 будут нулевые сигналы. При этом на выходе параллельного сумматоZ5 ра 1 будет результат суммирования чисел А и В, числовая часть которого суммируется с числом О... О в параллельном сумматоре 2. В итоге на выходе параллельного сумматора 2 и знака о вом выходе параллельного сумматора 1 будет результат С суммирования чисел

А и В в обратном модифицированном коде.

Если числа А и В отрицательные, на выходе 20 переноса параллельного

35 сумматора 1 будет единичный сигнал, вследствие чего на выходе элемента

И 6, а следовательно, и на выходе элемента ИЛИ 9 будут единичные сигналы и в младший разряд параллельного сумматора 2 поступает дополнительная единица. При этом числовая часть результата, полученного на выходе па— раллельного сумматора 1, будет сумми45 роваться с числом О... 01 в параллельном сумматоре 2. В итоге на выходе параллельного сумматора 2 и знаковом выходе параллельного сумматора 1 будет результат С суммирования чисел А и В в обратном модифицированном коде.

Если число А отрицательное, а число В положительное или чресла А положительное, а число В отрицательное и

55 на выходе 20 переноса параллельного сумматора 1 есть единичный сигнал, на выходе элемента И 6, а следовательно, к на выходе элемента ИЛИ 9 будут единичные сигналы и в младший разряд па1343409 раллельного сумматора 2 поступает дополнительная единица. При этом число вая часть результата, полученного на выходе параллельного сумматора 1 бу5 дет суммироваться с числом О... 01 в параллельном сумматоре 2. В итоге на выходе параллельного сумматора 2 и знаковом выходе параллельного сумматора 1 будет результат С суммирова- 10 ния чисел А и В в обратном модифицированном коде.

Если число А отрицательное, а число В положительное или число А положительное, а число В отрицательное и на выходе 20 переноса параллельного сумматора l есть нулевой сигнал, на выходе элемента И 6, а следовательно, и на выходе элемента ИЛИ 9 будут нулевые сигналы. При этом числовая часть 2О результата, полученного на выходе параллельного сумматора 1, будет суммироваться с числом О... 0 в параллельном сумматоре 2. В итоге на выходе параллельного сумматора 2 и знако- 25 ! вом выходе параллельного сумматора 1 будет результат С суммирования чисел

А и В в обратном модифицированном коде.

Формул а изобретения

Устройство для суммирования двоичных чисел, содержащее первый и второй параллельные сумматоры, пять элементов И, два элемента ИЛИ, причем входы знаковых разрядов первого и второго операндов устройства соединены с первыми входами соответственно первого и второго элементов И и соответственно с первым и вторым входами знаковых разрядов первого параллельного сумматора, выход знакового разряда которого соединен с выходом знакового разряда результата устройства и первым входом третьего элемента И, информационные входы первого и второго операндов устройства соединены с первыми и вторыми входами соответствующих числовых разрядов первого параллельного сумматора, выход переноса которого соединен с первым входом четвертого элемента И, вторые

50 входы первого и второго элементов И соединены между собой,-входы управления представлением первого операнда и управления представлением второго операнда устройства соединены соответственно с третьими входами первого и второго элементов И, вход управления представлением результата устройства соединен с вторыми входами третьего и четвертого элементов И, выход первого элемента ИЛИ соединен с входом переноса первого параллельного сумматора, выходы третьего и четвертого элементов И соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого соединен с первым входом старшего разряда второго параллельного сумматора, первые -входы разрядов которого, кроме старшего, соединены с выходом третьего элемента И, вход переноса младшего разряда второго парал». лельного сумматора соединен с шиной нулевого потенциала устройства, выходы .числовых разрядов первого параллельного сумматора соединены соответственно с вторыми входами разрядов второго .параллельного сумматора, выходы разрядов которого соединены с выходом результата устройства, третий вход второго элемента ИЛИ соединен с выходом пятого элемента И, о т л и— ч а ю щ е е с я тем, что, с целью упрощения устройства, оно дополнительно содержит элемент И-НЕ, первый, второй и третий входы которого соединены соответственно с входами управления представлениями первого и второго операндов и результата устройства, выход элемента И-HE соединен с вторым входом первого элемента И и третьим входом третьего элемента И,. выход первого элемента И соединен с первыми входами первого элемента ИЛИ и пятого элемента И, выход второго элемента И соединен с вторыми входами первого элемента ИЛИ и пятого элемента И, третий и четвертый входы четвертого элемента И соединены соответственно с входами управления пред-.. ставлениями второго операнда и результата устройства.

1343409

Составитель N.Åñåíèíà

Техред Л.Сердюкова

Корректор N. Иаксимишинец

Редактор П.Гереши

Заказ 4824/49

Тираж 67". .

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035,, Москва, И-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4