Амплитудный временной квантователь с регулируемым порогом

Амплитудный временной квантователь с регулируемым порогом

Иллюстрации

Показать все

Реферат

 

1. Амплитудно-временной квантователь с регулируемым порогом, содержащий реверсивный счетчик, синхронизатор , блок памяти и последовательно соединенные преобразователь код-напряжения, компаратор и временной дискретнаатор, при этом блок памяти содержит N регистров сдвига, входы которых соединены с вьгходами одноименных разрядов реверсивного счетчика, а выходы - с установочными входами одноименных разрядов реверсивного счетчика, отвод каждого из N регистров сдвига соединен с входом одноименного из N разрядов преобразователя код-напряжение, а первый и второй выходы синхронизатора соединены соответственно с соединенными между собой тактовыми входами временного дискретизатора и N регистров сдвига блока памяти и .с тактовым входом реверсивного счетчика, отличающийся тем, что, с целью увеличения быстродействия регулирования порога при наличии азимутально нестационарных помех без подавления сигналов точечных целей, введены первый и второй элементы И-НЕ, первый и второй накопители, первый и второй дешифраторы и элементы ИЛИ, при этом прямой выход временного дискретизатора соединен через первый элемент И-НЕ с суммирующим входом реверсивного счетчика, а через последовательно соединенные первый накопитель и первый дешифратор - с первым входом элемента ИЛИ, инверсный выход временного дискретизатора соединен через второй элемент И-НЕ с вычитающим входом реверсивного счетчика , а через последовательно соединенные второй накопитель и второй дешифратор - с вторым входом элемента ИЛИ, вторые входы первого и второго элементов И-НЕ соединены с первым выходом синхронизатора, третий выход которого соединен с третьим входом элемента ИЛИ, соединенного своим выходом с третьими входами первого и второго элементов И-НЕ, а первый и второй выходы синхронизатора соединены соответственно с первым и вторым тактовыми входами обоих накопителей. 2. Квантователь по п. 1, отличающийся тем, что.накопитель содержит инвертор и последовательно соединенные элемент И-НЕ, счетчик и многоканальный регистр сдвига, выход которого соединен с разрешающим входом счетчика и является выходом накопителя , входом и первым и вторым тактовыми входами которого соответственно являются соединенные между собой вход инвертора и первый вход элемента И-НЕ, соединенные между собой второй вход элемента И-НЕ, и так-, товый вход многоканального регистра сдвига и тактовый вход счетчика, а выход инвертора соединен с вторым входом счетчика. Ш (Л . со 4 СЛ СЛ О

(51) 4 G 01 S 7/30

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н д ВТОРСИОМУ СВИДЕТЕЛЬСТВУ м

1 (; .д союз соввтсник

СОЦИАЛИСТИЧЕСКИХ : —..- М. -, -= РЕСПУБЛИК . м

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3519521/18-09 (22) 07.12.82 (46) 15.10.87. Бюл. 38 (72) Г.Б. Гофман, 10.Н. Залевский и В.В. Славянинов (53) 621.396.96(088.8) (56) Авторское свидетельство СССР

В 484648, кл. Н 04 В 1/10, 29.01.74.

Авторское свидетельство СССР

У 537740, кл. Н 04 В 1/10, 30.05.74. (54) АМПЛИТУДНΠ†ВРЕМЕНН КВАНТОВАТЕЛЬ С РЕГУЛИРУЕМЫМ ПОРОГОМ (57) 1. Амплитудно-временной квантователь с регулируемым порогом, содержащий реверсивный счетчик, синхронизатор,блок памяти и последовательно соединенные преобразователь код-напряжения, компаратор и временной дискретизатор, при этом блок памяти содержит N регистров сдвига, входы которых соединены с выходами одноименных разрядов реверсивного счетчика, а выходы — с установочными входами одноименных разрядов реверсивного счетчика, отвод каждого из

N регистров сдвига соединен с входом одноименного из N разрядов преобразователя код-напряжение, а первый и второй выходы синхронизатора соединены соответственно с соединенными между собой тактовыми входами временного дискретизатора и М регистров сдвига блока памяти и с тактовым входом реверсивного счетчика, о т л ич а ю шийся тем, что, с целью увеличения быстродействия регулирования порога при наличии азимутально нестационарных помех без подавления сигналов точечных целей, введены первый и второй элементы И-НЕ, первый и второй накопители, первый и второй дешифраторы и элементы IUIH, „„SU„„1345150 А1 при этом прямой выход временного дискретиэатора соединен через первый элемент И-НЕ с суммирующим входом реверсивного счетчика, а через последовательно соединенные первый накопитель и первый дешифратор — с первым входом элемента ИЛИ, инверсный выход временного дискретиэатора соединен через второй элемент И-НЕ с вычитающим входом реверсивного счетчика, а через последовательно соединенные второй накопитель и второй дешифратор — с вторым входом элемента ИЛИ, вторые входы первого и второго элементов И-НЕ соединены с первым выходом синхронизатора, третий выход которого соединен с третьим входом элемента ИЛИ, соединенного евоим выходом с третьими входами первого и второго элементов И-НЕ, а первый и второй выходы"синхронизатора соединены соответственно с первым и вторым тактовыми входами обоих накопителей.

2. Квантователь по п. 1, о т л ич а ю шийся тем, что.накопитель содержит инвертор и последовательно соединенные элемент И-НЕ, счетчик и многоканальный регистр сдвига, выход которого соединен с разрешающим входом счетчика и является выходом накопителя, входом и первым и вторым тактовыми входами которого соответственно являются соединенные между собой вход инвертора и первый вход элемента И-.НЕ, соединенные между собой второй вход элемента И-НЕ, и так-. товый вход многоканального регистра сдвига и тактовый вход счетчика, а выход инвертора соединен с вторым входом счетчика.

1345150

Изобретение относится к радиотехнике и может использоваться в обнаружителях сигналов на фоне нестационарных по азимуту:помех.

Цель изобретения — увеличение быстродействия регулирования порога при наличии азимутально честациопарных помех без подавления сигналов :очечных целей.

На фиг. 1 приведена структурная электрическая схема предложенного квантователя; на фиг,, 2 — структур ная электрическая схема накопителя; на фиг, 3 — временные диаграммы, поясняющие работу предложенного квантователя.

Амплитудно-временной квантователь с регулируемым порогом содержит ком— паратор 1, временной дискретизатор

2, реверсивный счетчик 3, элемент

ИЛИ 4, преобразователь 5 код-напряжение, синхронизатор 6, первый и второй элементы И-НЕ 7 и 8, первый и второй накопители 9 и 10, первый и второй дешифраторы 11 и 12 и блок

13 памяти, содержащий N регистров

14 памяти сдвига. Первый и второй накопители 9 и 10 содержат счетчик !э, инвертор 16, элемент И-НЕ 17 и многоканальный регистр 18 сдвит а, Амплитудно-временной кван I ователь с регулируемым порогом работает следующим образом.

В каждом периоде следования зс|ндирук|щих импульсов (фиг, За) на первом и втором выходах синхронизатора

6 формируются пачки сдвинутых по фазе тактовых импульсов (фиг. 3 б и в). Число импульсов и в пачке и интервал между ними, равный шагу дискретизации, определяют рабочую зону по дальности предложенного устройства.

В каждом элементе дискретизации с выхода блока 13 памяти на вход преобразователя 5 код-напряжение в параллельном двоичном коде подается число, соответствующее пороговому уровню, выработанному для этого элемента дискретизации за все предыдущие периоды повторения (фиг. Зг).

В течение элемента дискретизации реализация входного процесса (фиг.Зд) сравнивается в компараторе 1 с пороговым напряжением (пунктир на фиг. фиг. Зд), сформированным преобразователем 5 код-напряжение. При превышении сигналом порогового напряжения

?0

55 (порога) в дискретах 1,2, i+1 импульс стандартной амплитуды появляется на выходе компаратора 1 (фиг.3e).

Б противном случае формируется уровень лог. "0", Во временном дискретизаторе 2 выходнь е импульсы квантователя привязываются к ближайшим тактовым импульсам (фиг. Зб), приобретая задержку в один элемент дискретизации. В результате на прямом (фиг. Зж) и инверсном (фиг, Зз) выходах,цискретизатора 2 длительности импульсов равны или кратны периоду дискретизации:

Импульсы с прямого и инверсного выходов временного дискретизатора 2 через первые и вторые элементы И-НЕ 7 и 8 поступают соответственно .на суммирующий и вычитающий вхоць реверсивного счетчика 3 (фиг, > и и к).

Первый и второй элементы И-НЕ 7 и 8 управляются по третьим входам сигналами с выхода элемента ИЛИ 4, а по своим входам — импульсами (фиг.Зб) с первого выхода синхронизатора 6, В элементе ИЛИ 4 объединяются сигналы с выходом первого и второго дешифраторов 11 и 12 (фиг. 3 л) и сигналы с третьего выхода синхронизатора 6, Первый и второй накопители 9 и

10 в каждом .элементе дискретизации нанакапливают соответственно факты последовательньгх превышений или непревышений порога квантования в последовательных периодах следования, Сигналы на выходах первого и второго дешифраторов 11 и 12 появляются, когда в процессе накопления выполняются заданные критерии (например, пять превышений или непревышений подряд). Сигналы на третьем выходе синхронизатора 6 формируются в каждом К-ом периоде следования (фиг. За) длительностью не менее зоны обработки п элементов дискретизации.: Численное значение К выбирается так, чтобы за время существования сигнала от точечной по углу цели приходился один импульс разрешения по дальности (для этого число К должно быть сопряжено с числом импульсов в пачке отраженных сигналов). В этом случае в формировании порогового напряжения участвуют не:зависимые выборки входного процесса, В начале кажцого элемента дискретизации на установочные входы реверсивного счетчика 3 из блока 13 памя13 5150

20 ти в параллельном двоичном коде подает-я число д (фиг.. Зм), выработанное за все предыдущие периоды следования в этом элементе дискретизации.

Нулевым уровнем импульса тактовой последовательности (фиг. Зв) с второго выхода синхронизатора 6 это число в параллельном коде вводится в реверсивный счетчик 3 (число 3 н).

По положительным перепадам на счетных входах счетчика (фиг. 3 и и к) число в реверсивном счетчике 3 увеличивается или уменьшается на единицу в зависимости от того, превысил (дискреты 1,2, i+1) или не превысил сигнал пороговое напряжение. По.положительному перепаду импульсов (фиг. Зб) с первого выхода синхронизатора 6 обновленное в реверсивном счетчике 3 число Q заносится в блок 13 памяти.

В тех элементах дискретизации, где нет импульса разрешения, поступающего с выхода элемента ИЛИ 4 (нап- 25 ример, в элементе i+2), обновление числа в реверсивном счетчике 3 не происходит и в блоки памяти записывается то же число g(i+1), которое ранее было считано из него.

В тот период следования, когда на третьем выходе синхронизатора 6 формируется сигнал разрешения (например, в каждом шестом периоде следования), обновление чисел в реверсивном счетчике 3 происходит во всех элементах дискретизации независимо от сигналов на выходе первого и второго дешифраторов 11 и 12. Если на сигнальном входе компаратора 1 действует стаци40 онарный во времени шумовой процесс, а амплитуды всплесков в соседних периодах следования некоррелированы, то на выходе устройства осуществляется стабилизация с вероятностью превышения порога Р = 0,5, т.е. вероятнос- 45 ти превышения и непрерывшения видеошумом порогового напряжения равны.

В этом случае появление на выходе компаратора 1 серии из последовательных превышений или непревышений является маловероятным событием, поэтому первый и второй накопители 9 и 10 в этих условиях не оказывают влияния на работу устройства, и обновление порогового напряжения (как 55 и чисел в реверсивном счетчике 3) происходит в одном из шести периодов следования.

Когда в одном из элементов дискр»тизации появляется протяженная по азимуту помеха, в первом накопителе 9 в элементах дискретизации 1 и 2 (фиг, Зд) начинает накапливаться серия единиц, соответствующих превышению помехой порогового напряжения.

При выполнении в первом дешифраторе

11 заданной логики обнаружения (например, последовательность из 5 единиц) на его выходе и соответственно на входах первого и второго элементов

И-НЕ 7 и 8 вырабатывается сигнал разрушения (фиг. Зл), который разрешает обновление чисел в реверсивном счетчике 3 в каждом периоде следования.

При этом максимально увеличивается скорость повышения порогового напряжения (в данном примере 6 раз) до достижения стационарного состояния, когда P = 0,5 и оба накопителя 9 и

10 не выдают сигналов разрешения .

По окончании протяженной по азимуту помехи пороговое напряжение оказывается избыточным для шумов (элементы дискретиз ации i; i+2; п на фиг. Зд), поэ тому во втором накопителе 10 накапливается серия, соответствующая последоватеЛьным непревышениям порога, и на его выходе по истечении пяти периодов следования меньше, чем за ширину диаграммы направленности антенны, вырабатывается сигнал, разрешающий ускоренное уменьшение кода чисел в реверсивном счетчике 3 в каждом периоде следования (фиг, 3 л). Время переходного процесса установления по-. рогового напряжения при этом минимально, при этом обеспечиваются условия для обнаружения слабых целей, расположенных непосредственно за азимутальной границей помех.

Если порог срабатывания первого накопителя 9 выбрать так, что он не достигается при приеме сигнала от точечной цели в элементе дискретизации (i+1), то первый и второй накопители 9 и 10 не оказывают действия при приеме сигналов от таких целей.

Правильное функционирование предложенного устройства обеспечивается временным совмещением всех процессов. Число ячеек N в регистрах 14 сдвига должно быть сопряжено с числом импульсов на первом и втором выходах (фиг. З,б,в) синхронизатора

6 так, что перед началом очередного периода следования зондирующих им1:145150 пульсов информация от последнего элемента дискретизации, полученная в предыдущем периоде следования, находится в временном дискретизаторе 2, а в предпоследней ячейке N-ro регистра 14 сдвига, т.е. на выходе блока

13 памяти и на выходе преобразователя 5 код-напряжение (фиг. 3 г), находится информация, соответствующая и-му элементу дискретизации. В последних ячейках регистров 14 сдвига блока 13 памяти, присоединенных к установочным входам реверсивного счетчика 3 (фиг. 3 м), находится число, соответствующее пороговому уровню, выработанному для (n-1)-го элемента дискретизации за все предыдущие периоды повторения импульсов. С первым импульсом (фиг. Зб) с первого выхода синхронизатора 6 происходит продвижение информации и на первом выходе блока 13 памяти появлется число, соответствующее первому дискрету (фиг. 3 г), а на установочных вхоцах реверсивного счетчика 3 появляется число, соответствующее и. — му дискрету (фиг. 3M). По нулевому уровню (фиг. Зв) первого импульса с второго выхода синхронизатора 6 в реверсивном счетчике 3 устанавливается число g<, соответствующее п-му элементу дискретизации. По положительному перепаду на вычитающем входе реверсивного счетчика 3 это число уменьшается на единицу (g -1), создавая обновленное число Q „ которое с приходом второго импульса (фиг. ЗБ) с первого выхода синхронизаторов 6 вводится в блок

13 памяти. Одновременно на выхоцах блока 13 памяти появляются коды чисел, соответствующие следующим, цискретам.

По следующим импульсам (фиг. 3 б, в) с первого и второго выходов синхронизаторов 6 цикл работы предпоженного устройства повторяется для других пар ячеек дискретизации.

Первый и второй накопители 9 и 10 (фиг.2) работают следующим образом.

В начале каждого элемента дискретизации с выхода многоканального ре6 гистра 18 сдвига на установочные входы счетчика 15 поступает код накопленной суммы превышений (фиг, 3 м) в предшествующем элементе дискретизации (для первого накопителя 9). Разрешение на запись числа в счетчик

15 обеспечивается импульсом (фиг.ЗЬ) нулевого логического уровня. Если в текущем элементе дискретизации наблюдается вновь превьппение (фиг. Зж), то число в счетчике 15 увеличивается на единицу по положительному перепаду импульсов на счетном входе счетчика 15 (аналогично фиг. 3 н). Если имеет место непревышение, то такой сигнал после интегрирования в интервале 16 вызывает обнуление счетчика

15. Обновленное число из счетчика 15 переписывается в многоканальный регистр 18 сдвига ближайшим положительным перепадом в импульсной последовательности (фиг. 3 б) с первого выхода синхронизатора 6.

Разрядность слов в многоканальном .„„ регистре 18 сдвига определяется длиной накапливаемых серий и определяется соотношением

m =-11og N Г+1, 35 где .| — ближайшее большее целочисленное значение;

N — длина накапливаемой серии.

Процессы на входах и выходах пер40 вого и второго накопителей 9 и 10 должны быть синфазны. Для этого задержка, вносимая многоканальным регистром 18 сдвига, должна равняться периоду следования, как и задержка, 45 создаваемая блоком 13 памяти между входом и выходом информации реверсивного счетчика 3.

1345! 50

1345150

Фигз

Редактор А. Долинич

Заказ 4916/45

Тираж 729 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. ч/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Н Ч

Техред М.Ходанич Корректор A.Áoðoâè÷