Формирователь сигналов записи

Формирователь сигналов записи

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств большой емкости. Целью изобретения является повышение быс-тродействия при отсутствии статического потребления от высоковольтного источника напряжения и повьшение надежности формирователя. Формирователь содержит ключевые транзисторы 1,6, передаточный транзистор 2, нагрузочные транзисторы 3,5, транзистор 4 накачки, проходной транзистор 7, управляемый нагрузочный транзистор 8. 2 ил. со NU ел to р фие.1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

gg4 G ll С 7/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (2l) 4034681/24-24 (22) 07.03.86 (46) 15.10.87. Бюл. ¹ 38 (72) В.Б. Буй (53) 681.327.6(088.8) (56),Заявка ЕПВ № 0068892, .кл. G ll С 7/00, 5.01.83.

KEEE Journal of Solid-state circuits, vol. sc-18, 5 October 1983, рр. 535. (54) ФОРМИРОВАТЕЛЬ СИГНАЛОВ ЗАПИСИ (57) Изобретение относится к вычислительной технике и может быть ис„„Я0„„1345257 А1 пользовано при построении запоминающих устройств большой емкости. Целью изобретения является повышение быстродействия при отсутствии статического потребления от высоковольтного источника напряжения и повышение надежности формирователя. Формирователь содержит ключевые транзисторы 1,6, передаточный транзистор 2, нагрузочные транзисторы 3 5, транзистор 4 накачки, проходной транзистор 7, уп-. равляемый нагрузочный транзистор 8.

2 ил.

1345257 2

Изобретение относится к вычислительной технике и мажет быть использовано при построении запоминающих устройств большой емкости.

Цель изобретения — повышение быстродействия при отсутствии статического потребления от высоковольтного источника напряжения, и повышение надежности формирователя.

На фиг. 1 представлена принципиальная электрическая схема формирователя; на фиг. 2 — временные диаграммы, поясняющие его работу.

Формирователь {фиг. 1) содержит первый ключевой транзистор 1, передаточный гранзистор 2, первый нагрузочный транзистор 3, транзистор накачки 4, второй нагрузочный транзистор 5, второй ключевой транзистор

6, проходной транзистор 7, управляемый нагрузочный транзистор 8. Истоки транзисторов 5 и 8 соединены со стоком транзистора I и с выходом формирователя — точка 9. Затворы транзисторов 1 и 6 образуют первый вход формирователя — точка 10, затворы транзисторов 3 и 8 соединены с истоком транзистора 2 и стоком транзистора

6 — точка 11. Сток транзистора 2, исток транзистора 3 соединены с затворами транзисторов 2 и 4 — точка 12, исток транзистора 7 соединен со стоком — истоком транзистора 4 — точка

13. Сток транзистора 7 соединен с шиной тактового генератора — точка

14, затвор транзистора. 7 соединен са вторым входом формирователя -- точка

15, затвор и сток транзистора 5 подключены к низковольтному источнику напряжения — точка 16 сток транзисторов 3 и 8 подключены к высоковольтному источнику напряжения — точка 17, истоки транзисторов 1 и 6 подключены к общей шине — точка 18.

Формирователь работает следующим образом.

Пусть на первый вход формирователя высоковольтного сигнала — точка

tf (1

10 подается сигнал с уровнем превышающим уровень порогового напряжения транзисторов l и 6, тогда на второй вход формирователя — точка 15

I I I I подается сигнал с уровнем 0, ниже уровня порогового напряжения транзистора 7. Таким образом, формирователь оказывается изолированным ат шины тактового генера гора. Через транзисторы 1 и 6 точки 9 и 11 разряжаются до уровня "0", точка 11 долж- . на разрядиться до уровня ниже уровня порогового напряжения транзисторов 3 и 8, что приводит к отключению от источника высоковольтного питания и исключения потребления от этого источника, а точка 9 до ур6вня "0", который не приводит к срабатыванию последующих каскадов, последнее подбирается соотношением транзисторов

1 и5.

Описанное состояние отражено на временной диаграмме до момента

1 на фиг. 2.

Рассмотрим теперь работу формирователя, когда на его вход 10 подается уровень "0", а на вход 15 — уровень "1". В этом случае через транзистор 5 протекает ток от Е„ пит. низ заряжающий выход формирователя — точку 9, до уровня Евит. ниэ U пор.т5 момент времени t t на фиг. 2. По приходу переднего фронта импульса от тактового генератора время с t произойдет накачка узла 12 емкостью, образованной транзистором 4; через транзистор 2 произойдет возрастание потенциала ка затворах транзисторов

3 и 8. Потенциал точки ll во время действия. уровня 1" потенциала узла

14 отслеживает возрастание уровня потенциала точки 12, время t --t, с отставанием от потенциала точки 12 на величину порогового напряжения транзистора 2. С момента t — приход

5 спада потенциала 13, потенциал точки

12 также понижается из-за емкостной связи через транзистор 4, однако опускание происходит до того момента, когда разница между точками 12 и

11 не превысит значение порогового напряжения транзистора 3 — момент

6"

С этого времени за счет открытия транзистора 3 и протекания тока от высоковольтного источника потенциал в точке 12 окажется застабилизированным до момента прихода переднего фронта:ямпульса тактаво "о генератора — момент -t . Протекание тока че7 рез транзистор 3 во время t<-, приводит к возрастанию разницы потенциалов между точками IZ и 13, поэтому с момента t> начинается дальнейшее возрастание потенциала точки !2, а затем и потенциала точки 11, т.е. происходят процессы, аналогичные описанным с момента t, однако за счет большей разницы потенциалов между

Формирователь сигналов записи, содержащий ключевой транзистор, пере.даточный транзистор, нагрузочный транзистор и транзистор накачки, причем затвор ключевого транзистора подключен к затвору нагрузочного транзистора, сток и затвор передаточного транзистора подключены к затвору транзистора накачки и к истоку нагрузочного транзистора, сток нагрузочного транзистора подключен к высоковольтному источнику, исток и сток транзистора накачки соединены, отличающийся тем, что, с целью повышения быстродействия и надежности формирователя, в него введены второй нагрузочный транзистор, второй ключевой транзистор, 3 13452 точками 12 и 13 процессы будут происходить каждый раз при более высоком уровне исходных потенциалов точек 12 и 11, а следовательно, и будут при( водить к возростании потенциалов этих точек.

Пусть В момент t произойдет пере ключение уровней сигналов 10 и 15.

Теперь транзистор 7 закрыт, а тран- 10 зисторы б и 1 открыты. Закрытие транзистора 7 приведет к прекращению емкостной накачки транзистором 4, а открытие транзисторов 1 и 6 к обнулению точек 9 и 11, потенциал точки 12 15 будет превышать потенциал точки 11 на величину порогового напряжения транзистора 2. При достаточно длительном сохранении на входах 10 и 15 состояния с момента tg (милисекунды 20 и более) произойдет за счет токов утечки р-п переходов полный разряд (до нулевого уровня) точки 12.

Установим некторые простейшие зависимости. Пусть в исходном положе- 25 нии до начала переднего фронта импульса точки 13 потенциал в точке 12 был равен V, пусть амплитуда импульса точки 13 составляет Ч, пороговое напряжение всех транзисторов V pp, 30 тогда во время действия уровня "1" импульса точки 13 в точке 11 устанавливается потенциал равный Ч+Ч -V „, который. стабилизирует потенциал точ-ки 12 на уровне V+Vò-2Vï, . Откуда следует, что возростание потенциалов (как и в известном устройстве) будет происходить до тех пор, пока Ч;—

-2V О; необходимо учитывать, что пор в процессе возростания потенциалов 4g точек 11 и 12 происходит также возростание порогового напряжения тран зисторов через коэффициент влияния подложки. В целом для МОП технологии и 5-ти вольтовых импульсов шин тактового генератора удается обеспечить возростание потенциалов на выходе до уровня 21-23 В, что соответствует требованиям к уровню программирующего напряжения ячеек памяти FLOTOX и MHOII.

Рассмотрим отличительные особенности, связанные с разделением выхода формирователя — точка 9 от внутренних цепей накачки. 55

Подключение выхода к точке 9 позволяет рассчитывать работу формирователя — частоту тактового генератора, размеры транзисторов 7,4,3,2,6 без точного учета величины емкостной нагрузки, подключенной к точке 9.

Поскольку емкостная нагрузка теперь подключена непосредственно,а через транзистор 8, быстродействие

CL возростает, примерно, в, где С„тВ величина емкостной нагрузки в точке 9; С вЂ” емкость затвора транзистора 8. Переключение емкостной нагрузки позволяет также повысить тактовую частоту генератора, что приводит к росту быстродействия.

Поакольку произошло существенное уменьшение величины емкостной нагрузки, подключенной к точке 11, а также теперь необходимо обеспечивать полный предразряд только точек 12 и ll но не обязательно точки 9, во время действия уровня "1" импульса точки

13, то это дает возможность уменьшить размеры транзисторов 4, 3,2, что позволяет перейти к тем величинам размеров, которые не вносят определяющий вклад в снижение процента выхода годных.

Происходит возростание надежности работы формирователя и расширение сфер его применения поскольку обнуление выхода точки 9 теперь не приводит к изменению состояния потенциалов остальных точек, то формирователь работоспособен при любых операциях с точкой 9, не служит источником отрицательных выбросов и позволяет подключить к точке 9 как выходы, так и входы других устройств.

Ф о р м у л а и з о,б р е т е н и я теля

)(I

I,у (1=

1(l !

Составитель В. Гордонона

Редактор И. Сегляник Техред Л.Кравчук Корректор И.Муска

Заказ 4926/50 ""ираж 587 Подписное

БНИИПИ 1 осударственного комитета СССР по,целам изобре-..епий и открытий

113035,, Москва, >1.-35,, Раушская на.б, ц. 4/5.Производственно-полиграфическсе предприятие, г, Ужгород, ул. Проектная 4

13ч525 проходной транзистор., управляемый нагрузочный транзисторq причем còÎ:::ñ и затвор второго нагрузочного тран-. зистора подключены к шине низковольтного источника питания формирователя, 5 исток второго нагрузочного транзистора подключен к стоку ключевого транзистора, истоку управляемого нагруэочного транзистора и является выходом формирователя, затвор второго ключевого транзистора является прямым информационным входом формирователя„ исток этого транзистора подключен к общей шине формирователя., g сток второго ключевого транзистора подключен к затвору управляемого нагрузочного транзистора и к точке соединения затвора нагрузочного транзистора и истока передаточного транзистора, с"àê проходного транзистора подключен к тактовой шине формирователя, исток проходного транзистора подключен к истоку-стоку транзистора накачки, затвор проходного транзистора является инверсным информационным входом формирователя, сток управляемого нагрузочного транзистора подключен к шине высоковольтного источника питания формирона