Приемник команд согласования скоростей

Приемник команд согласования скоростей

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано в системах разделения асинхронных цифровых сигналов с односторонним согласованием скоростей. Цель изобретения - увеличение точности коррекции искаженных команд согласования скоростей при перерывах связи. Устройство содержит декодер 1, элементы И 2 и 3, элементы ИЛИ 4 и 8, элемент 5 задержки, блок 6 управления поиском, счетчик 7 импульсов. Вновь введены счетчики-накопители 9 и 11, D-триггер 10, элементы И 12 и 17, блок 13 сравнения, адресный счетчик 14, блок 15 памяти, дешифратор 16, переключатель 18, делитель 19 частоты на два. Приведены временные диаграммы, пояснякяцие способности работы устройства. 2 ил. (Л с N

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) А2 (S1) 4 Н 04 3 3/07

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (61) 1099395 (2 1) 4004928/24-09 (22) 07.01.86 (46) .15.10.87. Бюл. Ф 38 (72) А.Н.Попов, А.Н.Волков и Т.С.Хабаров (53) 621.395.44(088.8) (56) Авторское свидетельство СССР

У 1099395, кл. Н 04 J 3/07, 1983. (54) ПРИЕМНИК КОМАНД СОГЛАСОВАНИЯ

СКОРОСТЕЙ (57) Изобретение может быть использовано в системах разделения асинхронных цифровых сигналов с односторонним согласованием скоростей, Цель изобретения — увеличение точности коррекции искаженных команд согласования скоростей при перерывах связи.

Устройство содержит декодер 1, элементы И 2 и 3, элементы ИЛИ 4 и 8, элемент 5 задержки, блок 6 управления поиском, счетчик 7 импульсов.

Вновь введены счетчики-накопители

9 и 11, D-триггер 10, элементы И

12 и 17, блок 13 сравнения, адресный счетчик 14, блок 15 памяти, дешифратор 16, переключатель 18, делитель

19 частоты на два. Приведены временные диаграммы, пояснякяцие способности работы устройства. 2 ил.

1345363

Изобретение относится к электросвязи, может использоваться в системах разделения асинхронных цифровых сигналов с односторонним согласова5 нием скоростей и является усовершенствованием изобретения по авт ° св.

У 1099395.

Цель изобретения — увеличение тсчности коррекции искаженных команд согласования скоростей при перерывах связи, На фиг. 1 представлена структурная электрическая схема предлагаемого приемника команд согласования скорос- 16 тей; на фиг. 2 — временные диаграммы, поясняющие особенности работы приемника команд согласования скоростей, Приемник команд согласования скоростей содержит декодер 1, первый 20 элемент И 2, второй элемент И 3, первый элемент ИЛИ 4, элемент 5 задержки, блок 6 управления поиском, счетчик 7 импульсов, второй элемент ИЛИ

8, первый счетчик-накопитель 9, D- 25 триггер 10, второй счетчик-накопитель

11, первый дополнительный элемент И

12, блок 13 сравнения, адресный счетчик 14, блок 15 памяти, дешифратор

16, второй дополнительный элемент

И 17, переключатель 18, делитель

19 частоты на два.

Приемник команд согласования скоростей работает следующим образом.

На первый вход декодера 1 поступа- З5 ют принятые команды согласования скоростей, на второй его вход — последовательность импульсов, соответствующих согласующим интервалам. Если декодером 1 принята команда согласова- 40 ния скоростей, соответствующая наличию согласования скоростей (наличны согласующего символа в соответствующем согласующем интервале), импульс с второго входа декодера 1 проходит 45 на его второй выход и наоборот, если принята противоположная команда, соответствующий импульс с второго входа декодера 1 проходит на его первый выход, При отсутствии перерыва связи импульсы, появляющиеся на втором выходе декодера 1, совпадают по времени с интервалами ожидания, формируемыми элементом 5 задержки, счетчиком

7 импульсов и вторым элементом ИЛИ 8, 55 в результате чего эти импульсы проходят через второй элемент И 3 и далее через первый элемент ИЛИ 4, через элемент 5 задержки на первый вход счетчика 7 импульсов, сбрасывая его в исходное (нулевое) состояние для обеспечения формирования следующего интервала ожидания, При этом импульсами с выхода второго элемента И 3 блок 6 устанавливается в такое состояние, при котором потенциал íà его выходе не оказывает влияния на работу второго элемента HJIH 8.

При поступлении на счетный вход второго счетчика-накопителя 11 подряд некоторого числа импульсов с выхода второго элемента И 3 этот счетчик заполняется, дальнейший его счет блокируется и на его выходе появляется потенциал "1". Если при этом на выходе блока 13 сравнения имеется аналогичный потенциал, на выходе первого дополнительного элемента И 12 формируется управляющий сигнал, который устанавливает режим записи информации в блок 15 памяти и прохождение на выход переключателя 18 информации (импульсов) с выхода первого элемента

ИЛИ 4.

Блок 15 памяти может представлять собой одноразрядное оперативное запоминающее устройство, Адреса ячеек блока 15 памяти определяются адресным счетчиком 14, переключающимся с частотой следования согласующих интервалов сигналом, подключенным к его счетному входу. При этом в ячейке. блока памяти последовательно осуществляется запись нуля при отсутствии согласующего символа в соответствующем согласующем интервале (при отсутствии импульса с выхода первого элемента

ИЛИ 4 на информационном входе блока

15 памяти) или "единицы" — при наличии такого импульса.

Учитывая, что перерыв связи может длиться произвольное время, а объем памяти блока 15 памяти желательно иметь небольшой, предлагаемый приемник обеспечивает многократное циклическое воспроизведение информации, записанной в блок 15 памяти, путем циклической работы адресного счетчика 14. При этом необходимо, чтобы интервалы между согласующими символами были записаны в блок 15 памяти полностью, т.е. необходимо, чтобы при переходе от одного цикла воспроизведения к другому не происходило воспроизведение сначала произвольного отрезка одного интервала между согласующими символами, а потом произволь1345363 ного отрезка другого интерва.:, что привело бы при циклическом в:.спроизведении информации к больш г ошибкам.

Выполнение указанного требования

5 обеспечивается дешифратором 16 и вторым дополнительным элементом И 17.

Дешифратор 16 анализирует кодовые комбинации сигналов на выходах адресного счетчика 14 на предмет заполнения объема памяти блока 15 памяти, Если дешифратор 16 обнаруживает, что до полного заполнения блока 15 памяти остается меньше ячеек памяти, чем это необходимо для записи полностью одного интервала максимально возможной длины между согласующими символами, на его выходе появляется уровень, отпирающий второй дополнительный .элемент И 17. (При этом снова использо- 2О вана особенность систем с односторонним согласованием скоростей, заклю— чающаяся в том, что максимальный интервал между согласующими символами не может превышать некоторой макси-. 25 мальной величины, которая может быть определена расчетным путем). В результате, следующий импульс, появляющийся на выходе переключателя 18, являющегося также выходом предлагаемого д0 приемника, проходит через второй дополнительный элемент И 17 и сбрасывает адресный счетчик 14 в нулевое состояние, что обеспечивает запись в блок 15 памяти только целого числа интервалов между согласующими символами.

Первый счетчик-накопитель 9 определяет вид кодовых групп, которые передавались до согласования скоростей. 40

При этом он производит подсчет кодовых групп, имеющих вид 111...1. Если количество этих кодовых групп превышает некоторую величину, то это соответствует тому, что после предыду- 45 щего согласования скоростей передавались кодовые группы вида 111. ° .1, в противном случае — вида 000...0. Такое накопление информации о виде кодовых групп возможно потому, что смена вида кодовых групп (передача команды о наличии согласования скоростей) происходит через определенное (в зависимости от построения системы) число кодовых групп одного вида (отсутствие передачи команды о наличии согласования скоростей), и обеспечивает помехозащищенный прием информации о виде передаваемых кодовых групп.

После приема информации о наличии согласования скоростей производится запись информации о состоянии первого счетчика-накопителя 9 в D-триггер

10 и сброс счетчика-накопителя 9 в нулевое состояние импульсом с выхода первого элемента ИЛИ 4.

При отсутствии перерыва связи происходит синхронное изменение состояний D-триггера 10 и делителя 19 частоты, причем потенциалы на их выходах совпадают. Это приводит к тому, что совпадают потенциалы на входах первого дополнительного элемента И

12, выходной сигнал которого устанавливает блок 15 памяти в режим записи информации, а переключатель 18 — в состояние, обеспечивающее прохождение импульсов с выхода первого элемента

ИЛИ 4 на выход предлагаемого, приемника.

При перерыве связи декодер 1 не обнаруживает смены вида кодовых групп в пределах интервала ожидания,в результате чего в пределах этого интервала не появляется импульс на втором выходе декодера 1. При этом счетчик

7, подсчитав максимально допустимое для соответствующей системы количество согласующих интервалов (определенное расчетным путем), переходит в состояние, при котором на его первом выходе появляется потенциал, разрешающий прохождение импульса с первого выхода декодера 1 через первый элемент И 2 ° Этот импульс через первый элемент ИЛИ 4 и через переключатель

18 проходит на выход приемника для принудительного вывода одного лишнего символа из цифрового сигнала. Этим же импульсом счетчик 7 устанавливается в исходное состояние (после прохождения импульса через элемент 5 задержки), блок 6 устанавливается (с выхода первого элемента И 2) в состояние, при котором потенциал на его выходе "отпирает" второй элемент

ИЛИ 8 независимо от сигналов с выхода счетчика 7, обеспечивая тем самым поиск следующего согласующего символа (следующей команды о наличии согласования скоростей), а второй счетчик-накопитель 1 1 сбрасывается (с выхода элемента И 2) в нулевое состояние. Изменение состояния счетчиканакопителя 11 приводит к тому, что потенциал на его выходе и, следовательно, на соответствующем входе и

1345363

1О выходе первого дополнительного элемента И l2 имеет уровень "0", который переводит блок 15 памяти в режим считывания информации, а переключатель

18 — в режим пропускания информации с его второго информационного входа, подключенного к выходу блока 15 памяти, При этом на выходе приемника. формируются импульсы с частотой следования, определяемой информацией, записанной в блок 15 памяти до его включения в режим считывания информа— ции, После окончания перерыва связи, импульсы (фиг, 2 а) на. втором выходе декодера 1 появляются в пределах ивтервалов ожидания (на фиг, 2 не показаны), в результате чего эти импульсы, соответствующие пере,данным согласующим символам, проходят на выхсд второго элемента И 3 и подсчитываются вторым счетчиком-накопителем 11. Одновременно в соответствии с изменением вида кодовых групп в передаваемых командах согласования скоростей изменяется состояние D-триггера 10 (фиг. 2б) . После заполнения счетчиканакопителя 11 (на фиг. 2 это происходит в момент времени, обозначенный

t ) на его выходе появляется потен( циал "1", поступающий на второй вход первого дополнительного элемента И

12 и тем самым указывающий на возможность выключения блока 15 памяти из режима считывания информации. Однако для предотвращения ошибок в коррекции необходимо, чтобы к момету выклю-. чения блока 15 памяти из режима считывания количество принудительно выведенных из сигнала символов было равно количеству переданных согласующих символов. Такое равенство возможно только при совпадении состояний

D-триггера 10 и делителя 19 частоты, Фиксация этого равенства осуществляется блоком 13 .сравнения.

Вследствие того, что за время перерыва связи возможно появление расхождения между моментами передачи согласующих символОВ и моментами при- бб нудительного вывода символов из сигнала импульсами, формируемьии блоком

15 памяти, рассмотрим возможные отклонения в обе стороны.

На фиг. 2в изображена последовательность импульсов, формируемая блоком 15 памяти по окончании перерыва связи и имеющая отклонение во времени появления импульсов в одну иэ сторон по отношению к импульсам, изображенным на фиг, 2а. Из сравнения фиг. 2а,в видно, что и-й символ был исключен раньше, чем это должно было быть при нормальной работе.

Вследствие этого и делитель 19 частоты на два переключается в состояние "единицы" (фиг. 2г) раньше, чем D-триггер 10, а совпадение состояний этих элементов происходит, только начиная с момента времени с

Учитывая, что (как было указано) в этот же момент происходит заполнение счетчика-накопителя 11, то, начиная с этого момента, блок 15 памяти выключается из режима считывания информации, и на выход переключателя

18 пропускаются импульсы (фиг. 2д) с его первого информационного входа, т,е. импульсы, соответствующие фиг.2а.

При отклонении во времени появления импульсов, формируемых блоком

15 памяти, в другую сторону (фиг.2е) по отношению к импульсам, формируемым на выходе первого элемента ИЛИ 4 (фиг. 2а) и-й символ (фиг. 2е) исключается позднее, чем это должно быть (фиг. 2a) при нормальной работе. Вследствие этого и делитель 19 частоты переключается в состояние "единица" (фиг, 2ж) позднее, чем D-триггер 10 (фиг, 2б), а совпадение состояний этих элементов происходит, начиная с мо— мента времени tg,. Учитывая, что заполнение счетчика уже происходит в момент времени t<, то, начиная с момента t, блок 15 памяти выключается из режима считывания информации, и на выход переключателя 18 пропускаются импульсы (фиг. 2з) с его первого информационного входа, т„е. импульсы, соответствующие фиг. 2а. Очевидно, что в обоих случаях количество символов, принудительно выведенных из цифрового сигнала„ равно количеству переданных согласующих символов, Формула и з обре т е н и я

Приемник команд согласования скоростей по авт,св, Ф 1099395, о т л ич а ю шийся тем, что, с целью увеличения точности коррекции искаженных команд согласования скоростей при перерывах связи, введены последовательно соединенные первый счетчикнакопитель, вход которого подключен

1345363 гФ tg фаа2

Составитель И. Грацианская

Техред Л.Сердюкова Корректор А.Обручар

Редак тор С . Лис ин а

Заказ 4933/56 Тираж 635 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4 к дополнительному выходу декодера, Dтриггер, блок сравнения, первый дополнительный элемент И и переключатель, последовательно соединенные адресный счетчик, дешифратор.и второй дополнительный элемент И, а также второй счетчик-накопитель, вход

"Сброс" которого подключен к выходу первого элемента И, счетный вход— к выходу второго элемента И, а выход — к второму входу первого дополнительного элемента И, блок памяти, управляющий вход которого подключен к выходу первого дополнительного элемента И, адресный вход — к выходу адресного счетчика, информационный вход — к первому информационному входу переключателя, входу Сброс первого счетчика-накопителя, счетному входу D-триггера и выходу первого элемента ИЛИ, а выход блока памяти подключен к второму информационному входу переключателя, выход которого является выходом приемника команд согласования скоростей и подключен через введенный делитель частоты на два к второму входу блока сравнения и непосредственно к второму входу второго дополнительного элемента И, выход которого подключен к входу

16 "Сброс" адресного счетчика, счетный вход которого подключен к счетному входу счетчика импульсов и второму входу декодера.