Синхронизатор импульсов

Синхронизатор импульсов

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано в устройствах цифровой обработки асинхронных сигналов. Целью изобретения является повьшение стабильности работы при совпадении во времени входного и тактового импульсов .Для достижения этой цели в синхронизатор импульсов дополнительно введены два формирователя Зи 5коротких импульсов, второй элемент 8 совпадения, коммутатор 12 и четвертый триггер 13. Кроме того, синхронизатор содержит триггеры 1, 6 и 7, входную шину 2, элег мент 4 совпадения, выходную шину 9, шину 10 тактовых импульсов, инвертор 11. При работе синхронизатора единичный уровень триггера 7 обеспечивает прохождение импульса с шины 10 на шину 9. Срезом импульса на шине 10 триггер 7 возвращается в исходное состояние, блокируя элемент 8. Каждое переключение триггера 13 обеспечивает разнесение по времени на половину периода импульсов на D- и С-входах триггера 6, что определяет отсутствие сбоев в синхронизаторе, в котором истпользованы триггеры D-типа. 1 ил. с S (Л 1 00 4 ьэ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А1

„„SU„„,1347172 (50 4 Н 03 .К 5/135

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3990245/24-21 (22) 16. 12.85 (46) 23.10.87. Бюл. № 39 (72) И.В.Никушкин и В.С.Шапиро (53) 681.326 ° 3(088.8) (56) Авторское свидетельство СССР

¹- 953712, кл. Н 03 К 5/01, 05.02.81.

Авторское свидетельство СССР № 758500, кл. Н 03 К 5/135, 1976. (54) СИНХРОНИЗАТОР ИМПУЛЬСОВ (57) Изобретение может быть использовано в устройствах цифровой обработки асинхронных сигналов. Целью изобретения является повышение стабильности работы при совпадении во времени входного и тактового импульсов.Для достижения этой цели в синхронизатор. импульсов дополнительно введены два формирователя 3 и 5 коротких импульсов, второй элемент 8 совпадения, коммутатор 12 и четвертый триггер 13. Кроме того, синхронизатор содержит триггеры 1, 6 и 7, входную шину 2, эле-. мент 4 совпадения, выходную шину 9, шину 10 тактовых импульсов, инвертор 11. При работе синхронизатора единичный уровень триггера 7 обеспечивает прохождение импульса с шины 10 на шину 9. Срезом импульса на шине 10 триггер 7 возвращается в исходное состояние, блокируя элемент 8. Каждое переключение триггера 13 обеспечивает разнесение по времени на половину периода импульсов на В- и С-входах триггера 6, что определяет отсутствие сбоев в синхронизаторе, в котором ис пользованы триггеры D-типа. 1 ил.

1347172 2

Изобретение относится к импульсной технике и может быть использовано в устройствах цифровой обработки асинхронных сигналов.

Цель изобретения — повышение стабильности работы при совпадении во времени входного и тактового импульсов.

На чертеже приведена электрическая структурная схема синхронизатора импульсов.

Синхронизатор импульсов содержит первый триггер 1 (все триггеры D-типа), С-вход которого соединен с вход- 15 ной шиной 2 и через первый формирователь 3 коротких импульсов с первым входом первого элемента 4 совпадения, второй вход которого соединен с выходом второго формирователя 5 коротких 2п импульсов и С-входом второго триггера 6, D-вход первого триггера 1 соединен с шиной логической единицы, R-вход — с инверсным выходом второго триггера 6, R- u D-входы которого 25 подключены к прямому выходу первого триггера 1, и с S-входом третьего триггера 7, D-вход которого соединен с шиной логического нуля, прямой выход — с первым входом второго элемен- 30

";a 8 совпадения, выход которого соединен с выходной шиной 9, шина 10 тактовых импульсов соединена через инвертор 11 с С-входом третьего триггера 7 и с первым сигнальным входом коммутатора 12, выполненного, например, в виде элемента 2-2И-2ИЛИ, и непосредственно с вторым входом второго элемента 8 совпадения и вторым сигнальяым входом коммутатора 12, вы- 10 ход первого элемента 4 совпадения соединен с С-входом четвертого триггера 13, прямой выход которого соединен с первым управляющим входом коммутатора 12, инверсный выход — с вторым уп- 45 равляющим входом коммутатора 12, выход которого подключен к входу второго формирователя коротких импульсов и с его D-входом.

Устройство работает следующим образом.

В исходном состоянии триггеры 1, 6 и 7 находятся в нулевом состоянии, триггер 13 — в произвольном (пусть в единичном) состоянии. По фронту импульса на шине 2 триггер 1 устанавливается в единичное состояние, а на выходе формирователя 3 формируется короткий импульс. Если этот импульс совпадает во времени с выходным импульсом формирователя 5, появление которого соответствует фронту импульса на шине 10, то на выходе элемента

4 появляется импульс, переключающий триггер 13 в нулевое состояние. Этот же импульс устанавливает последовательно триггеры 6 и 7 в единичное состояние, а триггер 1 — в нулевое.

Единичный уровень с выхода триггера ? обеспечивает прохождение импульса с шины 10 на шину 9. Срезом импульса на шине 10 триггер 7 возвращается в исходное (нулевое) состояние, блокируя элемент 8. Каждое переключение триггера 13 обеспечивает разнесение во времени на половину периода (тактовых импульсов) импульсов на 0- и

С-входах второго триггера 6, что определяет отсутствие сбоев в синхронизаторе.

Формула изобретения

Синхронизатор импульсов, содержащий первый триггер, D-вход которого соединен с шиной логической единицы, С-вход — с входной шиной, R-вход— с инверсным вьгходом второго триггера, 1

D- и К-входы которого соединены с прямым выходом первого триггера, третий триггер, элемент совпадения, вьгходную шину и инвертор, вход которого соединен с шиной тактовых импульсов, отличающийся тем, что, с целью повышения стабильности работы, в него введены четвертый триггер, два формирователя коротких импульсов, коммутатор и второй элемент совпадения, выход которого соединен с выходной шиной, первый вход — с прямым выходом третьего триггера, D âõîä которого соединен с шиной логического нуля, S-вход с инверсным выходом второго триггера, С-вход с выходом инвертора и с первым сигнальным входом коммутатора, второй сигнальный вход которого соединен с входом инвертора и с вторым входом второго элемента совпадения, первый управляющий вход — с прямым выходом четвертого триггера, второй управляющий вход — с инверсным выхсдом и с D âõîäîì четвертого триггера, С-вход которого соединен с выходом первого элемента совпадения, первый вход которого через первый формироваз 1347172

4 тель коротких импульсов соединен с рого формирователя коротких импульсов, входной шиной, второй вход — с С-вхо» вход которого соединен с выходом комдом второго триггера и с выходом вто- мутатора.

Составитель А.Соколов

Редактор И.Шулла Техред И.Попович Корректор М.демчик

Заказ 5127/51 Тираж 899 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4