Кодек квазициклического кода

Кодек квазициклического кода

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике. Его использование в системах передачи информации позволяет повысить помехоустойчивость кодека,а также достоверность передачи за счет устранения влияния скачков фазы сигнала при многофазной модуляции. Кодек квазициклического кода содержит на передающей стороне формирователь проверочных символов, коммутатор и хронизатор, на приемной стороне - формирователь синдрома, блок запоминания синдрома, корректор, мультиплексор, пороговый блок и хронизатор; передающая и приемная стороны соединены через канал связи. Благодаря введению на передающей стороне преобразователя абсолютного кода в относительный, блока перемножения и формирователя псевдослучайной последовательности (ПСП), а на приемной стороне - блока деления , формирователя ПСП, блока выбора порога, блока выбора максимума и преобразователя относительного кода в обсолютный обеспечивается энергетический выигрьпп кодирования, исключаются ошибки из-за скачков фазы при многофазной модуляции и, кроме того, повьппается удельная скорость передачи . 4 з.п. ф-лы, II ил. с € (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (51) 4 Н 03 М 13/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Р(". (ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4084927/24-24 (22) 04,06. 86 (46) 30. 10. 87. Бюл, 1(- 40 (72) А, С. Данилин, С. И. Ковалев, А. Н. Козленко и С. Л. Портной (53) 621.391.25:681.32(088.8) (56) Труды НИИР, 1983, Ф 1, с, 88-99, IEEE Transactions on Information

Theory, 1977, ч. IT-23, В 3, р. 371377, Некоторые вопросы теории кодирования. M.: Мир, 1970, с. 36-67, рис. 2,4 (прототип). (54) КОДЕК КВАЗИЦИКЛИЧЕСКОГО КОДА (57) Изобретение относится к автоматике и вычислительной технике. Его использование в системах передачи информации позволяет повысить помехоустойчивость кодека,а также достоверность передачи за счет устранения влияния скачков фазы сигнала при многофазной модуляции. Кодек квазициклического кода содержит на передающей стороне формирователь проверочных символов, коммутатор и хронизатор, на приемной стороне — формирователь синдрома, блок запоминания синдрома, корректор, мультиплексор, пороговый блок и хрониэатор; передающая и приемная стороны соединены через канал связи. Благодаря введению на передающей стороне преобразователя абсолютного кода в относительный, блока перемножения и формирователя псевдослучайной последовательности (ПСП), а на приемной стороне — блока деления, формирователя ПСП, блока выбора порога, блока выбора максимума и преобразователя относительного кода в обсолютный обеспечивается энергетический выигрьпп кодирования, исключаются ошибки из-за скачков фазы при многофаэной модуляции и, кроме того, повышается удельная скорость передачи, 4 з,п, ф-лы, 11 ил.

1349010

30

Формирователь 5 проверочных символов на передающей стороне 1 выполнен (фиг ° 1) на коммутаторе 24, регистре 25 сдвига с числом разрядов 1М, каждый разряд имеет кратность 55 и сумматоре 26 по модулю Q, Здесь

= 11op Q, Q — число фаз применяезz Ф мой многофазной фазовой модуляции, 11хà — наибольшее целое число, не преИзобретение относится к автоматике и вычислительной технике и может быть использовано в системах передачи информации.

Цель изобретения — повышение помехоустойчивости кодека и повышение достоверности передачи за счет устранения влияния скачков фазы сигнала при многофаэной модуляции, 10

На фиг, 1 изображена блок-схема передающей стороны кодека квазициклического кода; на фиг ° 2 — схема его приемной стороны; »а фиг ° 3-9 функциональные схемы соответственно 15 ячейки блока выбора порога, ячейки порогового блока синхронизации передающей стороны, ячейки блока выбора максимума, измерителя максимума и ошибки, компаратора; на фиг, 10 фазовая диаграмма сигналов и структура ошибок для нулевого сигнала (сигнал с нулевой фазой); на фиг, 11 — временные диаграммы сигналов в характерных точках схемы, 25

Кодек кваэицикличе ского кода состоит иэ передающей стороны 1, канала 2 связи и приемной стороны

3. Передающая сторона 1 содержит (фиг, 1) преобразователь 4 абсолютного кода в относительный, формирователь 5 проверочных символов, коммутатор 6, блок 7 перемножения, формирователь 8 псевдослучайной последовательности (ПСП) и хронизатор 9. Приемная сторона 3 включает в себя (фиг. 2) блок 10 деления, формирователь 11 ПСП, формирователь

12 синдрома, блок 13 заломи»:»гия синдрома, блок 14 выбора порога, блок 15 выбора максимума, пороговый блок 16, мультиплексор 17, корректор

18, преобразователь 19 относительного кода в абсолютный и хрониэатор 20, На фиг, 1 и 2 обозначены вход 21 кодека, входы 22 синхронизации приемной частоты стороны 3, выходы 23 ° Соединения выходов хронизаторов 9 и 20 обозначены буквами, Кроме того, указана кратность шин, вышающее X, M — число символов в цикле информационного слова, т,е. длина кодового слова исходного кода, К

К вЂ” число информационных симМ волов используемого самоортогонального кваэициклического (И, К, D)-кода, N = (1<+1)М вЂ” »опное число символов в кодовом слове, D — расстояние

Хемминга для этого кода. Параллельные q-кратные выходы регистра 25 чис,пом Е = Р-1 подключены к сумматору 26 в соответствии с генераторным номиналом кваэициклического кода °

Формирователь 5 предназначен для получения проверочных символов при кодировании информационного слова длиной АМ заданным кодом ((k+ 1)M, kM, D) — один проверочный символ на

М информационных. В результате получается кодовое слово самоортогонального кваэициклического кода иэ (k+1)M kM информационных символов и M проверочных символов, причем различные возможности слова кода находятся на расстоянии Хэмминга друг от друга не меньшем D.

Формирователь 12 синдрома на приемной стороне 3 выполнен (фиг. 2) на коммутаторе 17, регистре 28 сдвига, аналогичному регистру 25, и сумматоре 29 по модулю

Формирователь 12 предназначен для получения синдрома кода, т,е, слова из М символов, являющегося результатом умножения принятого слова на проверочную матрицу кода ° Синдром является нулевым только в случае отсутствия ошибок в канале (и в принятом слове). Блок 13 запоминания синдрома выполнен на коммутаторе

30 и регистре 31 сдвига с M q-кратными разрядами. Блок 13 предназначен для хранения и циклических сдвигов синдрома с получением на стволах регистра 31 проверочных символов.

При каждом циклическом сдвиге в регистре 31 формируются проверки для исправления соответствующих k информационных символов °

Блок 14 выбора порога состоит иэ однотипных ячеек, каждая иэ которых выполнена (фиг. 3) на вычислителе 32 вероятных ошибок, первом и втором элементах 33, 34 эквивалентности, элементе 35 ИЛИ, генераторе 36 постоянного Кода, элементе 37 НЕ, 1349010!

О (X1, Х2, ХЗ) = 000 001 010, ОII, 100 101 110 111

У = 4 2 3 2 4 I 3 I

Х = 1 2 3 4 5 6

Уl = I 4 5 2 3 6

У2=632541

Ы кратности g =)log кратности

2 3 4 5 6 7

3 4 5 6 1 2

Х вЂ” выход

У вЂ” выход

Х = О 1

У = 1 2

8 9 1О 11 !2 13 14

3 4 4 3 3 4 первой и второй группах 38, 39 элементов И и группе 40 элементов И!П1.

На фиг. 3 обозначены первые, нторые и третьи нхс ды 41-43 ячейки.

Пороговый блок состоит из k однотипных ячеек, каждая из которых выполнена (фиг. 4) на элементе 44 с.равнения, генераторе 45 логического нуля, первой и второй группах 46, 47 элементов И и группе 48 элементов

ИЛИ, На фиг. 4 обозначены первые, вторые и третьи входы 49-51.

Хронизатор 9 передающей стороны

I выполнен (фиг, 5) на генераторе 52 тактовых импульсов, счетчике 53, первом и втором дешифраторах 54, 55 числа и триггере 56. Дешифратор

54 служит для индикации числа I, а дешифратор 55 — числа kM+I. На

20 фиг. 5 обозначена кратность выходов счетчика 53 m = gln8<(k+ I)!!(.

Хронизатор 20 на йриемной стороне 3 выполнен (фиг. 6) на генераторе

57 тактовых импульсов, первом и в гором делителях 58, 59 частоты, первом, втором и третьем счетчиках 60-62, первом, втором и третьем дешифраторах 63-65 числа, триггере 66 и группе 67 элементов И. Дешифраторы 63- ЗО

65 служат для индикации соответственно чисел 1, kM+I и D/2. На фиг. 6 обозначена кратность ныхолон первого счетчика 60 К = !1од, !сГ, второго счетчика 61 m и третьего

35 счетчика 62 d =11оВ,D/2Ã, Блок 15 выбора максимума состоит из k однотипных ячеек, каждая из которых выполнена (фиг. 7) на Ь дешифраторах 68, 0 сумматорах 69, пер- 4о

Вычислитель 32 вероятных ошибок ячейки блока 24 предназначен для по- 45 лучения иэ ПСП, поступающей на его вход, двух наиболее вероятных ошибок el, 22, возникающих после прохождения реальных сигналов иэ канала с ошибками . через блок 10 деления.

Ь 5О

Вычислитель 32 выполнен на ППЗУ, алгоритм работы которого имеет вид:

Х вЂ” нход кратности q

Уl, У2 — выходы кратности ошибки Ы.l, 2 2.

1 ном и втором нычитателях 70, 71 и измерителе 72 максимума и ошибки. На фиг. 7 обозначены перные и вторые выходы 73, 74.

Измеритель 72 максимума и ов;ибки для Q = 5 выполнен (фиг ° 8) на первом — третьем компараторах 75 и вычислителс 76 возможной ошибки.

Еомпаратор 75 выполнен (фиг. 9) на э. ементе 77 сравнения, первой и второй группах 78, 79 элементов И и группе 80 элементов ИЛИ, Для Q = 3 измеритель 72 имеет один компаратор, для Q = 7 — семь компараторон,соединенных в структуру пирамидального типа, и т.д, Измеритель 72 предназначен для выделения максимального числа иэ входных чисел и определения номера этого числа, равного возможной ошибке. Для этого на первом этапе входные числа сравниваются попарно, на втором этапе результаты первого сравнения сравниваются попарно и т.д., так что на последнем этапе определяется максимальное число, Кроме этого, все логические выходные сигналы компараторов различных этажей вводятся в вычислитель 76 ноэможной ошибки для определения номера максимального числа °

Вычислитель 76 возможной ошибки выполнен в виде программируемого постоянного запоминающего устройства (ПИЗУ), алгоритм работы которого имеет следующий вид:

XI,Х2,Х3 — входы кратности 1, У вЂ” выход кратности q

Блоки 7 и 10 перемножения и деления выполнены на ППЗУ и осуществляют свои операции по модулю (1, Формирователи 8 и Il ПСП выполнены на ППЗУ и для кода (N, К, D) (15, 10, 3) имеют такой алгоритм работы: ((k+1)Mr

13490

b„.= (b >b > ° >b ) >!

Корректор 18 представляет собой вычитатель по модулю Q °

Преобразователи 4 и 19 предназначены для устранения неоднозначности фазы по выходу корректора !8, Если к каждому символу слова прибавляется постоянная величина по модулю ), то, несмотря н". это, по выходу преобразователя 19 слово будет верным, Преобразователь 4 обратного кода в относительный содержит сумматор по модулю Q, выходы которого, являющиеся выходами преобразователя, через регистр сдвига с числом разпядов

4 1(М соединены с вторыми входами сумматора, Преобразователь 19 относительного кода в абсолютный содержит такой же регистр сдвига, входы и выходы которого соединены с первыми 20 и вторыми входами сумматора по модулю Q, выходы которого являются выходами преобразователя.

Канал 2 связи содержит соединенные последовательно преобразователь 25 кода (двоичного в !1-ичный), !! -ичный фазовый модулятор, линию связи, Q-ичный фазовый демодулятор и преобразователь кода (Q-ичного в двоичный), 30

Для работы кодека исполь зуе тся недвоичный (О-ичный) самоортогональный кваэициклический прозрачный код с параметрами (N, К, D) = ((k+1)M, kM, D) Относительная скорость кода R = k/(k+1), В кодеке реализуется многопороговый (д/2-пороговый) алгоритм декодирования, Кодек квазициклического кода ра" ботает следующим образом, 40

На вход 21 кодека (фиг, 1) поступает исходная информация в виде К блоков иэ М Q-ичных символов каждый, после которых следуют М нулевых символов (фиг, 11) ° Каждый из блоков представляет собой кодовое слово с <„=

=(1„1,, q„) где q. C(0 l, ...,Q-1, i = 1, kM, В цифровом преобразователе 4 абсолютного кода в относительный зти бло50 ки !ц„трансформируются в блоки

< „ =(„ ...,,a.„), информационно эквивалентные предыдущим, где

Ц.; Е О, 1, ° °,,Q-l), i = 1, %H, также прореженные группами из kM нулевых символов ° далее блоки Й„ кодируются путем формирования проверочных символов в формирователе 5 в соответствии с re!

0 6 нераторным полиномом. Проверочные символы и ар аллельно с инфо рмационными поступают на входы коммутатора 6, попеременно подающего их символы с тактовой частотой на свой выход, где образуется кодовое слово K„ (CC,,а,,...,а, ), гдето, 1= (0,1,... ...,Q-1), i = 1, 1Ч; N = (k+1)M. Это слово Q,» подается на входы блока 7 перемножения, на другие входы которого поступает ПСП где Ь„ 0,1,...,Q-1, i = I, N с выхода формирователя 8, На выходах блока 7 образуется кодовое слово Cg — (С > С > ° °,>Сд)> гд(С, О> 1> ° ° ° ..., 0- l) i = 1, Б, которое подается в канал 2 связи, В канале 2 связи Q-ичные символы в двоичном коде преобразуются в символы в ф-ичном коде, преобразованные символы подвергаются Q-ичной фазовой модуляции, и модулированный сигнал передается по линии связи, Принятый сигнал подвергается соответствующей демодуляции, демодулированные Q è÷ныс символы преобразуются в двоичный код, который образуется на выходах канала 2 связи. При этом под воздействием шума и помех в линии связи возникают ошибки, причем наиболее нероя1ны "перескоки" в ближний по фазе сигнал (см. фиг, 10), При помощи формирователей 8 и 1 1, а также блоков 7 и 10 перемножения и деления достигается эффект случайного распределения ошибок, т.е, значения ошибок для декодера становятся равновероятны> что значительно повышает IIoMpxoустойчивость декодирования, Кроме того, блок !4 выбора порога исправляет только наиболее вероятные ошибки, При помощи преобразователей 4 и 19, а также использования специальных прозрачных кодов и специального вида ПСП в формирователях 8 и 11 обеспечивается воэможность работы в канале со скачками фазы путем организации прозрачного сквозного канала, включая кодер (декодер), Полученное иэ канала 2 связи кодол л /1 вое слово С„= (С > С ...,, С>, ), где

Е (00, i...,,Q-i), > = I (оличное от С„) подается на входы блока 10 деления, на другие входы кото1349010

С =ц xb, . л

С =С +Е.. вен

Первое условие обеспечивает одинаковую частоту всех значений ошибок

С,/Ь;. В этом случае мажоритарный (пороговый) декодер работает значительно более эффективно, чем если бы ошибки рыли равны 8; (gl), Второе условие вытекает из некорректности деления на нуль. Третье и четвертое условия обеспечивают прозрачность кода лри работе в канале со скачками фа зы, Пусть исходный код Таунсенда—

Уэлдона прозрачен (т.е, число символов в каждой проверке взаимно просто с величиной Q), Пусть в канале произошел скачок фазы на +26/Q. Это значит, что если переданному слову

C (Ñ, С,...,Сн) отвечает принятое рого иэ формирователя 11 поступает

ПСП Ь„. На выходах блока !О деления

n n образуется кодовое слово 0» =(М,, сС ..., R), где М.„Г (),1...Q-), 1 = Г, М, (отличное от ° 8щ ) где

S„C (О,1,...,Q-1$, i = 1, Т, котоFD рый с частотой f = -- записывается 15

2 в блок 13 запоминания синдрома и циркулирует в нем с тактовой частотой F с выделением символов, соответствующих проверкам кода, Выделенные в блоке 13 символы подаются на входы блока 15 выбора максимума, на первых и вторых выходах 73, 74 которого одновременно образуются сигналы

E (0,1,...,Q-1) и „ла, 6 (0,1,... ...,D-2), i = 1, k. Одновременно с этим в блоке 14 выбора порога с частотой F/(kM) 43 формируются пороговые значения ni Г (D 1, D 2,...,D/2, 1, k, 30

Сигналы Я„., /и.„ и и„ поступают на пороговый блок 16 на выходах когорого вырабатывается значение ошибки е„АЙ!0 I,...,Q lf, 35

Декодирование осуществляется мног ократно (3a D/2 тактов) с постепенно уменьшающимся порогом.

Выработанные ошибки E, через мультиплексор 17 поступают на входы кор — 40 ректора 18 (вычитателя по модулю Q), на дру) ие входы которого поступает задержанная в формирователе 12 синдрома информация, требующая исправления ° Исправленные в корректоре 18 45

Ъ Ъ. информационные символы cl =(Qi, Я,... ъ. Ъ ...,а.„), где ц. g (0,1. °,,Q-с!1, 1, N, подаются на преобразователь 19, на выходах которого получаются символы в абсолютном q„ 50 (g,, г! ...,,й„„), где cj, Я (0,1, ...,Q-1, i = 4, км, близкие к исходqK„.

В кодеке осуществляются следующие операции над сигналами, 55

Сигнал на выходах преобразователя 4 формируется ло правилу где q — входной сигнал, g — величина задержки в регистре этого преобразователя, (В этом разделе все арифметические операции производятся по модулю Я). Сигнал на выходах блока 7 перемножения определяется ло правилу

1!рохождение сигнала чере з канал

2 связи сопровождается возникновением ошибки „ (см, фиг, 10), так что на выходе канала 2 сигнал равен

В блоке 10 деления сигнал преобразуется по правилу л а=С: Ь,= а,+e,/b

После исправления ошибок сигнал рал и,= ct -е,= а,+е, /b,-е., а после обратного преобразования на выходах 23 л

= и,-а

Псевдослучайная последовательность Ь„, = (Ь, b Ü ) в формирователях 8 и !l синтезируется по следующим правилам: а) все значения символов ПСП от 1 до Q-1 должны встречаться приблизительно одинаково часто;

O)Ь„ 0,i=1,V; в) b, = Ь„для любого i = 1, kM; г) набор (l /b>, 1/Ь,..., 1/b„) является кодовым словом кода.

20

9 ) 3490 и (1 C< С- н), rpe C,, =C, +1, а на выходе блока 1О деления получено ц. = <; + ) /b., причем (1/Ь,, 1/b, ..., 1/b ) — кодовое слово, то г также кодовое слово. Поскольку по условию прозрачности исходного кода ошибл ка e, = О, то после коррекции в блоке 18 cZ. = a, + 1/Ь„, а после обратного преобразования г) = И; + 1/b, — 10

1 — й; — 1/Ь;, i = llf, В силу четвертого условия на символы ПСП 1/b, =

-1/b,, поэтому г) = a, — a, = г) б с-д с

Следовательно, скачок фазы на

+47>/Q (т.е. ошибка +)) исправляется, )5

Аналогично исправляется и скачок фазы на другую величину.

Эффективная для исправления ошибок ПСП строится следующим образом.

Информационные символы расставляются в виде повторяющихся конечных отрезков 1,2,...,Q- 1, 1,2,...,Q-1, 1,2,...,Q-l,..., а проверочные формируются (для кодирования) по четвертому правилу из перечисленных °

При равномерном распределении ошибок многие проверки будут принимать одинаковые значения редко, и, следов ат ельно, редко будут вноситься ошибки, Вместе с тем исправление 30 нужных ошибок будет осуг ествляться всегда, как и ранее.

Результаты математического моделирования на ЭВМ работы кодека показывают, что он обеспечивает энергетический выигрыш кодирования 3

5 дБ и выигрыш по удельной скорости в 1, 3 — 1,5 раза, Таким образом, кодек квазициклического кода позволяет повысить по- 40 мехоустойчивость кодирования и исключает ошибки, обусловленные скачками фазы сигналов н канале связи с многофазной модуляцией, Дополнительным преимуществом кодека является воз- 45 можность работы в более узкой рабочей полосе частот или с более высокой скоростью без расширения полосы частот, 50

Фор мул аизобретени я

t, Кодек квазициклического кода, содержащий на передающей стороне формирователь проверочных символов, выходы которого соединены с первыми информационными входами коммутатора, вторые информационные входы которого обьединены с информационными входами мчльтиплексора, выходы которого подключены к вторым входам корректора, хрониэатор, первый выход которого соединен с тактовым входом блока запоминания синдрома, второй и третий выходы хронизатора подключены соответственно к тактовому и управляющим входам формирователя синдрома, четвертые выходы хронизатора соединены с управляющими входами мультиплексора, и канал связи, о т л и ч а ю шийся тем, что, с целью повышения помехоустойчивости кодека и повышения достоверности передачи информации за счет устранения влияния скачков фазы сигнала при многофазной модуляции, на передающей стороне кодека введены блок перемнож.ния, формирователь псевдослучайной последовательности преобразователь абсолютного кода в относительный, ° информационные входы которого являются входами кодека, выходы подключены к информационным входам формирователя проверочных символов и коммутатора, выходы которого соединены с первыми входами блока перемножения, выходы формирователя псевдослучайной последовательности соединены с вторыми входами блока перемножения, тактовый вход преобразователя абсолютного кода в относительный подключе.н к первому выходу хронизатора, третьи выходы которого соединены с входами формирователя псевдослучайной последовательности, выходы блока геремножения подключены к каналу связи, на приемной стороне введены блок выбора порога, блок выбора максимума, формирователь псевдослучайной последовательности, преобразователь относительного кода в абсолютный и блок деления, выходы которого соединены с информационными входами формирователя синдрома, выхоцч формирователя псевдослучайной последовательности подключены к первым входам блока деления и блока выбора порога, выходы блока запоминания синдрома соединены с входами блока выбора максимума, первые выходы которого соединены с первыми входами порогового блока, вторые выходы блока выбора максимума подключены к вторым входам порогового блока и блока выбора порога, выходы которого соединены с третьими входами порогового блока, выходы корректора

1! !3 подключены к информационнь!м Входа л преобразователя относительногo кода в абсолютный, тактовый вход которогo подключен к первому выходу хрониэатора, пятые и шестые выходы которого подключены соответственно к входам формирователя псевдослучайной последовательности и управляющим входам блока выбора порога, вторые входы блока деления подключены к каналу связи, вход синхронизатора является входом синхронизации приемной стороны кодека, выходы преобразователя относительного кода в абсолютный являются выходэми кодека.

2. Кодек по п. 1, о т л и ч а ю шийся тем, что блок выбора максимума состоит из k однотипных

М ячеек, где k = вЂ, М вЂ” длина кодового слова исходного кода, К вЂ” число информационных символов в кодовом слове квазициклического кода, каждая ячейка выполнена на сумматорах, вычитателях, измерителе максимума и ошибки и дешифраторах, i é выход

j-го дешифратора (i = 1, Q), 1, Г, !1 — число фаз многофаэной модуляции, L = D-l, D — расстояние

Хемминга квазициклического кода) соединен с j è входом i-ro сумматора, выход которого,(кроме первого сумматора) соединен с первым входом (i-1)-ro вычитателя, выход первого сумматора подклкчен к вторым входам всех вычитателей, выходы которых подключены к соответствующим входам измерителя максимума и ошибки, входы одноименных дешифраторов ячеек соответственно объединены и являются входами блока, первые и вторые выходы измерителей максимума и ошибки ячеек являются соответственно первыми и вторыми выходами блока, 3. Кодек по и, 1, о т л и ч а ю шийся тем, что блок выбора порога состоит иэ k ячеек, каждая из которых выполнена на генераторе постоянного кода, элементах равнозначности, элементе ИЛИ, элементе HF., группах элементов И, группе элементов ИЛИ и вычислителе вероятности ошибки, первые и вторые выходы которого подключены к первым входам соответственно первых и вторых элементов равнозначности, выходы которых сосединены с входами элемента ИЛИ, выход которого подключен непосредстэ

490! П

В нн! и череэ эдеме!(т !И. l и l)Bl,гм

ВХОЦЭК! IJIE .I!III ÒOB !(ГООТВЕT("BI ННО

IIE ðBoIl и второй гpvlIII Выхс>ды генератора постоянного к! l;I соединены е вторыми входами cooTB(тетвующих !:!е— ментов И второй группы, выходы элементов И nepBoII II Bropoli групп llnqключены к BYодам соответствуloIIIIlx

lO элементов ИЛИ группы, одноименн!,!е

Вхс л!,! Вычислителей вероятности ошибки всех ячеек соответственно объедиII< ны и являются первыми. Входами блока, вторые входы первого и второго элементов равнозначности в каждой ячейке соответстве!гно объединены и яв.!яются соответствующими вторыми входами блока, входы элементов И первой руппы в каждой ячейке являются соответствующими третьими входами блока, выходы эпементов ИЛИ группы в каждой ячейке являются соотВетствующими выходами блока.

4. Кодек по и ° 1, о т л и ч а ю шийся тем, что синхронизатор на передающей стороне выполнен на счетчике, дешифраторах числа, триггере и генераторе тактовых импульсов, выход которого соединен с входом

3(1 с !е тчика и является пе рвым ВыхОДОм хронизатора, в Ixopll первого и второго де!!!ифраторов числа соединены соответственно с первым и вторым входами триггера, выходы которого явля3!i ются вторыми выходами хронизатора, выходы счетчика подключены к одноименным входам дешифратора числа и являются третьими выходами хронизатора.

40 5. Кодек по п. 1, о т л и ч а ю шийся тем, что хронизатор на приемной стороне выполнен на счетчиках, делителях частоты, дешифраторах числа, триггере, элементах И и

45 генераторе тактовых импульсов, вход которого является входом хронизатора, выход генератора тактовых импульсов соединен с входами первого делителя частоты и первого счетчика и является первым выходом хронизатора, выход первого делителя частоты соединен с входом второго счетчика и является вторым выходом хронизатора, выходы первого и второго дешифраторов числа соединены соответственно с первым и вторым входами триггера, выходы которого являются третьими выходами хронизатора, выходы первого счетчика соединены с первыми

14

13

1349010 входами соответствующих элементов И, выходы которых являются четвертыми выходами хронизатора, выходы второго счетчика подключены к соЬ ответствующим входам первого и второго дешифраторов числа и являются пятыми выходами хронизатора, выход первого разряда первого счетчика через второй делитель частоты подключен к входу третьего счетчика, выходы которого соединены с входами третьего дешифратора числа и являются шестыми выходами хронизатора, выход третьего дешифратора числа соединен с вторыми входами элементов И.

1369() О рие. 3

/4

pue. e

Фиг. 5

glue. 6

1 34901 О! 349010 — д — АуО

Фнр.dCu (30писО

Редактор М.Циткина

Заказ 5729 Тира к 900 Подписное

ВИИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 ю/мдВ Ф

Кн(Г АР юЖа

Составитель О. Ревинский

Техред JI.Cåðäþêoâà Корректор И, Муска