Устройство для измерения амплитуды и фазы сигналов излучателей фазированной антенной решетки

Устройство для измерения амплитуды и фазы сигналов излучателей фазированной антенной решетки

Иллюстрации

Показать все

Реферат

 

Изобретение обеспечивает повышение быстродействия. Устр-во содержит генератор 1 СВЧ, зонд 2, контролируемую фазированную антенную решет- ,ку (ФАР) 3, блок 8 управления, многоотводную линию задержки (МЛЗ) 9, инверторы 10, сумматоры 11,12, блок выделения сигналов 13, блок 14 управления и регистрации и имйульсные измерители 15. ФАР 3 состоит из N излучателей 4, N фазовращателей (ФВ) 5, блока 6 преобразования частоты и сумматора 7. Тестовый сигнал генератора 1 принимается излучателями 4 контролируемой ФАР 3 и через ФВ 5 поступает на блок 6. Блок управления 8 управляет ФВ 5 т.обр., что фаза Р проходящих сигналов изменяется одновременно на I с частотой SI. раз за время , равное периоду измерения амплитуды и фазы сигналов Р.излучателей 4. Последовательность контроля j-x групп излучателей 4 (j N/P, где Р - количество одновременно контролируемых излучателей 4) устанавливает блок 14. После преобразования в блоке 6 и суммирования в сумматоре 7 сигналы с ФАР 3 поступают на МЛЗ 9 и далее на сумматоры 11,12. Сумматор 11 выделяет сигнал, создаваемый за счет переключения фаз ФВ 5, а сумматор 12 - сигнал контролируемой ФАР 3 (опорньй сигнал). Измеренные значения параметров Р сигналов поступают в блок 14, в котором после окончания измерения будут храниться значения амплитудно-фазового распределения по излучателям ФАР 3. 2 з.п. ф-лы, 6 ил. S (Л со СП o 4 О 00 ipael

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (ду 4 G 01 R 29/10

ЖСЕГОР)Я -,:.

I3 „"

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3806148/24-09 (22) 29.10.84 (46) 15. 11. 87. Бюл. N 42 (72) Н. В. Мошняков, Е.И. Рожков, Н.Н,Подуто и С.М.Корнилов (53) 621.317:621.396.67 (088,8) (56) Авторское свидетельство СССР

У 675377, кл. G 01 R 29/10, 1977.

Авторское свидетельство СССР

В 907468, кл. G 01 R 29/10, 1979. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ АМПЛИТУДЫ И ФАЗЫ СИГНАЛОВ ИЗЛУЧАТЕЛЕЙ ФАЗИРОВАННОЙ АНТЕННОЙ РЕШЕТКИ (57) Изобретение обеспечивает повышение быстродействия. Устр-во содержит генератор 1 СВЧ, зонд 2, контролируемую фазированную антенную решет.ку (ФАР) 3, блок 8 управления, многоотводную линию задержки (МЛЗ) 9, инверторы 10, сумматоры 11,12, блок вьщеления сигналов 13, блок 14 управления и регистрации и имйульсные измерители 15. ФАР 3 состоит иэ N излучателей 4, N фазовращателей (ФВ) 5, блока 6 преобразования частоты и сум„„SU„„1352408 А1 матора 7, Тестовый сигнал генератора

1 принимается излучателями 4 контролируемой ФАР 3 и через ФВ 5 поступает на блок 6. Блок управления 8 управляет ФВ 5 т.обр., что фаза P проходящих сигналов изменяется одновременно на 3l с частотой Q раз эа вреh мя, равное периоду измерения амплитуды и фазы сигналов Р.излучателей 4.

Последовательность контроля j-х групп излучателей 4 (j = N/Р, где P — количество одновременно контролируемых излучателей 4) устанавливает блок 14, После преобразования в блоке 6 и суммирования в сумматоре 7 сигналы с

ФАР 3 поступают на МЛЗ 9 и далее на сумматоры 11,12, Сумматор 11 вьщеляет сигнал, создаваемый за счет переключения фаз ФВ 5, а сумматор 12 сигнал контролируемой ФАР 3 (опорный сигнал). Измеренные значения параметров P сигналов поступают в блок

14, в котором после окончания измерения будут храниться значения амплитудно-фазового распределения по излучателям ФАР 3. 2 з.п. ф-лы, 6 ил.

1352408

t °

2f„

Изобретение относится к технике антенных измерений и может быть использовано для измерения амплитуды и фазы сигналов излучателей фазиро5 ванных антенных решеток.

Целью изобретения является повышение быстродействия.

На фиг. 1 приведена структурная электрическая схема устройства для 10 измерения амплитуды и фазы сигналов излучателей фазированной антенной решетки; на фиг. 2 — функциональная схема блока преобразования частоты; на фиг. 3 — функциональная схема бло- 1б ка управления; на фиг. 4 — функцио- нальная схема блока выделения сигналов; на фиг. 5 — функциональная схема блока управления и регистрации; на фиг. 6 — функциональная схема бло- 20 ка синхронизации.

Устройство для измерения амплитуды и фазы сигналов излучателей ФАР содержит генератор 1 СВЧ, зонд 2, контролируемую фазированную антенную решетку (ФАР) 3, состоящую из И излучателей 4, N фазовращателей 5,блока 6 преобразования частоты и сумматора 7, блок 8 управления, многоотводную линию 9 задержки, инверторы, ЗО

10, первый 11 и второй 12 сумматоры, блок 13 выделения сйгналов, блок 14 управления и регистрации, импульсные измерители 15.

В состав блока 6 преобразования частоты (фиг.2) входят.2N 16 и 17, N смесителей 18 частоты.

В состав блока 8 управлейия (фиг.3) входят два регистра 19 и 20 сдвига, 2mN логических элементов И 40

21 и 22, две линии 23 и 24 задержки, два блока 25 и 26 памяти, mN ключей

27, дешифратор 28, четыре вентиля

29-32.

В состав блока 13 выделения сиг- 4В налов (фиг.4) входят Р+1 фильтров

33 и 34, 2Р-1 смесителей 35 и 36, два генератора 37 и 38, P-2 умножителей 39 частоты.

В состав блока 14 управления и 60 регистрации (фиг.5) входят электрон-, но-вычислительная машина 40, блок 41 синхронизации, Р элементов связи 3ВМ с цифровым измерительным прибором 42.

В состав блока 41 синхронизации (фиг.6) входят два дешифратора 43 и

44, четыре логических элемента И 4548, четыре формирователя 49-52 импульсов, генератора 53 тактовых импульсов, RS-триггер 54, три линии 5557 задержки, три инвертора 58-60,три вентиля 61-63.

Устройство (фиг.1) работает следующим образом.

Тестовый сигнал сверхвысокой частоты (СВЧ) с генератора 1 на частоте о, излучается с помощью зонда 2 и принимается излучателями 4 контролируемой ФАР 3, фазовращатели 5 которой управляются блоком 8 управления таким образом, что фаза сигналов, принимаемых P контролируемыми излучателями 4 ФАР 3, изменяется одновременно на величину л, = и с частотой

Я„ раз эа время t, равное периоду измерения амплитуды и фазы сигналов

Р контролируемых излучателей 4. Причем величина d y остается постоян1 ной за дискрет времени и где,7 t t, i = 1..., n, n — чет1 ное целое число, И„= 2Ж

При работе генератора 1 в импульсном режиме длительность излучаемого импульса " выбирается из условия и

° = t =t

1 ) где и — целое четное число.

Последовательность контроля j-x групп излучателей 4 (j = 1 ...N/Р, где P — количество одновременно контролируемых излучателей 4, входящих в каждую i-ю группу) устанавливает блок

14 управления и регистрации, выходы которого подключены к входам блока 8 управления.

Сигналы от N фазовращателей 5 контролируемой ФАР 3 подаются,на N соответствующих входов первой группы входов блока 6 преобразования часто-. ты ФАР 3. В блоке 6 преобразования частоты происходит преобразование частоты ы сигналов P контролируемых излучателей 4 j é группы на соответствующие частоты ы + !се, где

= с (с — любое целое положительное число). Для этого íà N/Ð входов второй группы блока 6 подаются управляющие сигналы с соответствующих И/Р

1352408 выходов блока 8 управления, а на P входов третьей группы блока 6 — гар— монические колебания с частотами

1 ь „(1 = О, 1,..., P-1) с соответствующих Р выходов первой группы блока

13 выделения сигналов. С N выходов блока 6 сигналы подаются на N соответствующих входов сумматора 7 ФАР 3, с выходов которой суммарный сигнал от N излучателей подается на вход многоотводной линии (МЛЗ) 9 с N от1 водами. Время задержки t между

Зс1А соседними отводами равно периоду коммутации P контролируемых фазовращателей 5 ФАР 3 и выбирается из условия кратности частот (c+k) и) частоте 2.Л „, а число отводов равно числу переключений (коммутации) Р контролируемых фазовращателей 5 за 20 период измерения амплитуды и фазы сигналов, принимаемых P контролируемыми излучателями, т.е. (((c+k)u (t — — — — = с 25 зЪд (1 п где с, — любое целое число; N„ = п.

С выходов МЛЗ сигналы поступают на соответствующие входы сумматоров

17 и 12, причем каждый четный отвод

МЛЗ 9 подключен к входу сумматора 11 через один из инверторов 10.

Пусть N = n, п — целое четное число, F . .и F . .— сигналы на выходе

У 1j 2(35 контролируемого i-го излучателя ñîответственно с 4 ц= О 2Ц = ((F

1 1 11 сигнал на выходе каждого х-го неконтролируемого излучателя соответственно с Л(((= О. Тогда на выходе суммато1 40 ра 11 складываются в фазе все сигналы F2 и в противофазе — F, т.е. выделяется сигнал, создаваемый за счет переключения фаз контролируемого фаэовращателя Р . На выходе сумматора

12, наоборот, в фазе складываются У

F> — в противофазе, и выделяется сигнал контролируемой ФАР 3, называемый опорным (F, ). При суммировании дискретов увеличивается точность из-мерений за счет уменьшения быстро50 меняющейся фазовой нестабильности (I сигналов F„ и F по сравнению с F

2 1 и F2, при э том . (((-P1((, М1

2 2.

2.1

С выхода сумматора 11 сигналы Р, (k = 1 ° ..P) с частотами (c+k)(О подаются на первый вход блока 13, на второй вход которого подается опорный сигнал F, . В блоке 13 вначале происходит частотное разделение сигналов

Р „, а затем преобразование каждого иэ сигналов на частоту ь(, . С P выходов второй группы блока 13 сигналы на частоте ((, подаются на первые входы P соответствующих импульсных измерителей 15, на третьи входы которых подается опорный сигнал F . Измерение (1 параметров P сигналов Г1 импульсными измерителями 15 осуществляется только в том случае, когда на их вторые входы поступает с первого выхода блока

14 сигнал, совпадающий по времени с дискретом t (t„= n t ), где и — целое четное число). Значения амплитуды и фазы измеренных Р сигналов в двоичнодесятичном коде подаются в блок 14 управления, в котором после завершения процесса измерения хранятся значения амплитудно-фазового распределения по излучателям 4 исследуемой ФАР.

Блок 6 преобразования частоты (фиг. 2) работает следующим образом.

С выходов с„...,с„...с ...,с подаются гармонические колебания на частоте (1 на первые входы ключей

16 и 17 соответствующих каналов. С выхода А, управляющий сигнал подается на вторые входы ключей 16 и 17 первой группы P каналов, при этом ключи 17 первой группы P каналов saкрываются, а ключи 16 открываются.

Поэтому на первые входы смесителей

18 первой группы P каналов подаются гармонические колебания с частотой на вторые входы которых подаются с входов В„ ...,В блока 6 гармонические колебания с частотами (1— — е ы (е = 0,1,...Р-1). С выходов смесителей 18 первой группы P каналов подаются гармонические колебания с частотами (c+k) tdр (k = 1,2,...P) на выходы с ...с блока 6. На входах А ...А „(блока 6 отсутствуют управляющие сигналы, поэтому ключи

17 других групп каналов открыты, а ключи 16 закрыты, поэтому с выходов этих каналов снимаются гармонические колебания на частоте . Для измерео ния параметров сигналов второй группы каналов необходимо подать управляющий сигнал с входа А2 блока 6 на вторые входы ключей 16 и 17, третьей группы — с входа Аз и т.д.

1352408 6

Блок 8 управления (фиг.3) работает следующим образом.

С выхода U импульс положительной полярности подается на (m+2) = I, входы (R-входы) регистров 19 и 20 сдвига и на входы вентилей 31 и 32, с выходов которых импульс положительной полярности подается на вторые входы (R-входы RS-триггеров) блоков

25 и 26 памяти соответственно.

Таким образом, элементы блока 8 устанавливаются в исходное состояние.

С выходов E,... E „коды фаз и с входов F„ ...F„ коды адресов подаются параллельно-последовательным кодом на m входов (D-входов) регйстров сдвига 19 и 20 соответственгго, а затем сдвигаются по регистрам сдвига

19 и 20 тактовыми импульсами, которые поступают на (ггг+1)-е входы регистров 19 и 20 сдвига с входов К и блока 8 соответственно. После записи в регистрах требуемых кодов адреса и кодов фаз с входов М и Т блока 26

8 подаются положительные импульсы на входы вентилей 29 и 30 соответственно. С выхода вентиля 29 импульс положительной полярности подается на вторые вхоцы блока 25 памяти и на вход gp линии 24 задержки, с выхода которой. импульс положительной полярности подаются на вторые входы. логических элементов И 21, на первые входы которых подаются коды фаз с выходов регистра 19 сдвига (Q-выходы). С выхода вентиля 30 импульс положительной полярности подается на вторые входы блока 26 памяти и на вход линии 23 задержки, с выхода которой импульс

Положительной полярности подается на вторые входы логических элементов

И 22, на первые входы которых подаются коды адресов с выходов регистра

20 сдвига (Q-выходы). С выхода логических элементов И 21 и 26 коды фаз и коды адресов подаются на первые входы (S-входы RS-триггеров) блока

25 памяти и 26 соответственно. С выходов (Q-выходы RS-триггеров) блока

25 памяти коды фаз подаются на входы

mN соответствующих ключей 17, с выходов которых уровни напряжения требуемой величины подаются на выходы

Сгг,...С„,„...., С гг,,..., С гггп блока

8. С выходов (Q-выходы RS-триггеров) блока 26 памяти коды адресов подаются на входы дешифратора 28, с N/Р выходов которого уровни "1" или уровни

"О" подаются на выходы А„...A

q p блока 8.

Блок 13 выделения сигналов (фиг.4) работает следующим образом.

С входа Ч блока 13 опорный сигнал

F на частоте г> подается на фильтр

1

33, с выхода которого подается на выход U блока 13. С входа X сигналы

F> (k =1,2,...,P) с частотами (с+1с)ы подаются на входы фильтров 34, которые осуществляют частотное разделение сигналов. С выходов фильтров 24 сигналы подаются на входы соответствующих смесителей 35. С выхода генератора 38 гармоническое колебание с частотой ггр подается íà первый вход первого смесителя 36 и на входы P-2 умножителей 39 частоты, с выходов которых гармонические колебания с частотами ы k (k = 2,...,P-1) подаются на первые входы смесителей 36, на вторые входы которых подается гармоническое колебание с частотой у, с генератора 37, выход которого подключен также к выходу В блока 13 и к второму входу P-ro смесителя 35, с выхода которого сигнал, преобразованный на частоту ггг,, подается на выход Y блока 13. С выходов P-1 смесителей 36 гармонические колебания l с частотами г г„- е ы (е = 1,..., Р-1) подаются на выходы В,... В,...

В блока 13 и на вторые входы P-1 смесителей 35, с выходов которых сигналы на частоте и,подаются на выходы Y ... Y <... Y блока 13.

Блок 14 (фиг. 5) работает следующим образом.

С выходов "Упр" ЭВМ 40 выдается первый код адреса на выходы Г, ...

Г блока 14, входы блока 41, входы

P элементов связи ЭВМ с цифровым измерительным прибором (УС ЭВМ с ЦИП)

42. Одновременно на входы блока 41, УС ЭВМ с измерительным прибором 42 подается синхроимпульс "Вв (Вводвывод") с выхода "Вв" ЭВМ 40, Под воздействием первого кода адреса и синхроимпульса "Вв" на выходе П блока 41 появляется импульс положительной полярности, кроме того, на вход

СИП (синхроимпульс периферийного устройства) ЭВГ1 40 с выхода блока 41 через интервал времени, необходимый для срабатывания элементов устройства, поступает импульс отрицательной полярности, с приходом которого -с выходов "Упр" ЭВМ 40 снимаются второй . 35 2408 код адреса и синхроимпульс Вв", под воздействием которых на выходах L u

К блока 41 появляются тактовые импульсы (ТИ) положительной полярности.

Ь

Кроме того, на вход СИП ЭВМ 40 с выхода блока 41 начинают поступать ТИ отрицательной полярности, задержанные относительно положительной полярности на интервал времени, необходимый для срабатывания элементов устройства. С приходом каждого ТИ отрицательной полярности на выходы "Упр" и "Выв" ЭВМ 40 подаются новые код адреса и код фазы соответственно, а также выдается синхроимпульс "Вв", при этом коды фазы подаются на выходы Е ...Е блока 14. После записи в блоке 8 информации, необходимой для изменения фазы сигналов P контролируемых каналов на величину л с(, и

1 подачи управляющего сигнала на определенный j é вход (j = 1 ... N/Р) блока 6 ФАР 3 (управляющий сигнал с

j-ro входа блока 6 подается на входы 2б ключей той группы каналов, которые контролируются) блок 41 синхронизации прекращает выдачу ТИ на выходы

L и К и подает импульсы положительной полярности на выходы Т и М, кроме того, на вход СИП ЭВМ 40 поступает импульс отрицательной полярности (через интервал времени t, — дt).

После поступления импульса отрицательной полярности на вход СИП ЭВМ

40 на ее выходах "Упр" и "Вв" появляются второй код адреса и синхроимпульс Вв соответственно. В результате дешифрации нового кода адреса и воздействия синхроимпульса "Вв" блок 41 начинает выдавать на выход

К ТИ положительной полярности, кроме того, на вход СИП поступают ТИ импульсы отрицательной полярности, задержанные относительно ТИ положительной полярности. С приходом каждого ТИ отрицательной полярности на выходы "Выв подается новый код фазы, а также синхроимпульс Вв . После записи в блоке 8 информации, необходи50 мой для изменения фазы контролируемых каналов на величину z q,áëoê 41 прекращает выдачу ТИ на выход К и подает импульс положительной полярности на выхОД Т. Кроме тОгО, на вхОД СИП ЭВМ

40 поступает импульс отрицательной полярности (через интервал времени

dt .). В дальнейшем блок 14 ра1 1 ботает аналогичным образом. В момент времени t = и ° t (и — целое четное

Г 1 число) на выходах Упр" и "Вв появляются код адреса и синхроимпульс

"Вв" соответственно, в результате воздействия которых с выхода первого

УС ЭВМ с ЦИП 42 на выход И блока 14 поступает импульс положительной полярности, который затем поступит на вторые входы P импульсных измерителей

15, с выходов которых измеренные значения амплитуды и фазы сигналов в двоично-десятичном коде поступают на входы Z,... Z УС ЭВМ с ЦИП 42, с выходов которых информация поочередно (с 1-го, 2-го и т.д.) подается на входы "Ввод" ЭВМ 40, при этом информация с К-го УС ЭВМ с ЦИП 42 (К = — 1,2,...) считывается после поступления на вход СИП ЭВМ 40 с выхода

К-го УС ЭВМ с ЦИП 42 импульса отрицательной поляности, который появляется на его выходе в результате поступления на его входы соответствующего кода адреса и синхроимпульса

"Ввн

Работа блока 14 в случае измерения параметров сигнала P контролируемых каналов той же группы при других состояниях фазовращателей аналогична.

Отличие будет заключается в том, что

ЭВМ 40 на свои выходы "Упр" выдает сразу же второй код адреса. Работа блока I4 в случае измерения параметров сигналов другой группы P контролируемых каналов аналогична.

Блок 41 (фиг. 6) работает следующим образом.

С выходов "Упр" ЭВМ 40 на входы

F, ... F дешифраторов 43 и 44 поступает первый код адреса, под воздействием которого на выходе дешифратора

43 устанавливается уровень "1", который поступает на первый вход логического элемента И 45, на второй вход которого подается синхроимпульс "Вв".

С выхода логического элемента И 45 уровень "1" подается на вход формирователя 49 импульсов, с выхода которого импульс положительной полярности требуемой длительности и амплитуды подается на выход U блока 41, вход формирователя 51 импульсов, R-вход

RS-триггера 54, вход линии 56 задержки, с выхода которой импульс положительной полярности подается на вход инвертора 60, с выхода которого импульс отрицательной полярности подается на вход вентиля 63, с выхода ко1352408

35 торого импульс отрицательной полярности подается на выход СИП блока 41.

При поступлении второго кода адреса на выходе дешифратора 44 устанавли1l tt

5 вается уровень 1, который поступает на первый вход логического элемента И 46, на второй вход которого подается синхроимпульс "Вв". С выхода логического элемента И 46 уровень 10

"1" подается ца вход формирователя импульсов 50, с выхода которого импульс положительной полярности подается на первый вход генератора тактовых импульсов (ГТИ) 53, с первого выхода которого ТИ положительной полярности подаются на выход К блока

4t, вход линии задержки 55, с выхода которой ТИ положительной полярности подаются на вход инвертора 58, с вы- 20 хода которого ТИ отрицательной полярности подаются на вход вентиля

61, с выхода которого ТИ отрицательной полярности подаются на выход СИП блока 41, первый вход логического 25 элемента И 48, на второй вход которого подается уровень "1" с Q-выхода

RS-триггера 54. С выхода логического элемента И 48 ТИ положительной полярности подаются на выход L блока 41. 30

После появления на первом выходе ГТИ

53 требуемого количества ТИ с его второго выхода уровень " 1" поступает на его второй вход и на вход формирователя импульсов 50. С приходом уровня "1" на второй вход ГТИ 53 работа его прекращается. С выхода формирователя 52 импульсов импульс положительной полярности поступает на S-вход RS-триггера 54, второй 40 вход логического элемента И 47, на первый вход которого подается импульс положительной полярности, длительность i„ которого равна t„ + вход линии 56 задержки, с выхода ко- 45 торой через интервал времени t. — dt

1 импульс положительной полярности подается на вход инвертора 59, с выхода которого импульс отрицательной полярности подается на вход вентиля б0

62, с выхода которого импульс отрицательной полярности подается на выход СИП блока 41, выход блока 41. С выхода логического элемента И 47 импульс положительной полярности подается на выход Т блока 41. При поступлении второго кода адреса на входы

F„ ... F„ 41 тактовые импульсы положительной полярности и имцульс положительной полярности подаются только на выходы К и М блока 41 соответственно. В дальнейшем блок 41 ðàботает аналогичным образом.

Формула и з о б р е т е н и я

1. Устройство для измерения амплитуды и фазы сигналов излучателей фазированной антенной решетки, содержащее генератор СВЧ, соединенный с зондом для облучения фазированной антенной решетки (ФАР), многоотводную линию задержки, четные выходы которой подключены к соответствующим входам первого сумматора, а нечетные выходы — к соответствующим входам второго сумматора, импульсный измеритель,выходы которого подключены к соответствующим входам блока управления и регистрации, первый выход которого подключен к первому входу импульсного измерителя, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, введены блок преобразования частоты, блок управления, инверторы, блок выделения сигналов дополнительных импульсных измерителей, первые входы которых соединены с первым входом основного импульсного измерителя, при этом входы блока преобразования частоты являются входами для подсоединения выходов соответствующих фазовращателей контролируемой

ФАР, управляющие входы блока преобразования частоты подключены к соответствующим входам блока управления, опорные входы блока преобразования частоты подключены к соответствующим выходам первой группы выходов блока вьделения сигналов, причем выходы блока преобразования частоты являются выходами для подключения соответствующих входов сумматора контролируемой ФАР, входы инверторов подключены соответственно к четным выходам многоотводной линии задержки, а их выходы соответственно к входам второго сумматора, при этом выходы первого и второго сумматоров подключены соответственно к входам блока выделения сигналов, выходы второй группы выходов которого подключены к вторым входам соответствующих импульсных измерителей, третьи входы импульсных измерителей подключены к дополнительному выходу блока вьделения сигналов, синхронизирующие выходы блока управ3524 каждой группе, где N — число излучателей в контролируемой ФАР, причем каждый из каналов состоит из двух ключей, первые входы ключей объединены и являются первым входом канала, вторые входы ключей объединены и являются вторым входом канала, первый вход смесителя соединен с выходом первого ключа, второй вход является вторым входом канала, а выход соединен с выходом второго ключа и является выходом канала, причем входы блока преобразования частоты являются соответственно первыми входом соответствующего канала, управляющие входы блока преобразования частоты подключены соответственно к вторым входам соответствующих каналов, а опорные входы блока преобразования частоты соответственно подключены к

25

30 лени.. ; и регистрации подключены к соответствующим входам блока управления, дополнительные выходы которого являются выходами для подключения входов соответствующих фазовращателей контролируемой ФАР, при этом выходы дополнительных импульсных измерителей . подключены к соответствующим входам блока управления и регистрации. 10

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок преобразования частоты содержит N/Р групп одинаковых каналов по Р каналов в

12

08 третьим входам соответствующих каналов.

3. Устройство по пп.1 и 2, о т л и ч а ю щ е е с я тем, что блок выделения сигналов содержит (Р+1) фильтр, две группы смесителей, два генератора, (P-2) умножителей частоты, входы P фильтров являются первым входом блока вьщеления сигналов, выходы P фильтров подключены к первым входам соответствующих P смесителей первой группы, выходы которых являются выходами второй группы выходов блока выделения сигналов, при этом выход первого генератора подключен к первому входу первого смесителя второй группы смесителей и к выходам соответствующих умножителей частоты, выходы которых подключены к первым входам соответствующих (Р-2) смесителей второй группы, при этом выходы (P-1) смесителей второй группы подключены к вторым входам соответствующих (Р-1) смесителей первой группы и являются соответствующими выходами первой группы блока выделения сигналов, при этом выход второго генератора подключен к второму входу P-го смесителя первой группы, вторым входам (Р-1) смесителей второй группы и является P-м выходом первой группы выходов блока вьщеления сигналов.

1352408

1352408

E 4п6 S V r z u риа5

Фиаб

Заказ 5563/45

Тираж 730 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4

Составитель В,Рабинович

Редактор Л.Веселовская Техред Л.Сердюкова Корректор Л.Пилипенко