Умножитель частоты

Умножитель частоты

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано при построении устройств обработки сигналов частотных датчиков. Цель изобретения - повышение точности умножителя. Предложен:ный умножитель содержит генератор 1 тактовых импульсов, первый управляемый делитель частоты, сЧетчик 3, элемент 4 задержки, информационный вход 5, первый мультиплексор 6, элемент ИЛИ 7, регистр 8, второй управляемый делитель 9 частоты, второй мультиплексор 10, схему 11 сравнения, шину 12 введения поправки, сумматор 13 и триггер 14 с соответствующими связями. Умножитель осуществляет перемножение входного частотного сигнала , поступающего на информационный вход, на коэффициент, записанный в первый управляемый делитель частоты, осуществляя поправку коэффициента умножения при уменьшении часто-ш входного сигнала. 1 шт. W со ел го 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (ц) 4 0 Об F 7/68

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21 ) 4022970/24-24 (22) 13 ° 12.85 (46) 15,11.87. Бюл. М 42 (72) С.В.Бутузов, А.Ю. Герасимов, С.В.Караваев и Г.M.ß÷åéêèí (53) 681.325(088,8) (56) Авторское свидетельство СССР

У 1008740, кл. Г 06 F 7/68, 1981.

Авторское свидетельство СССР

Р 81 7711, кл. Г 06 F 7/68, 1979. (54) УМНОЖИТЕ11Ь ЧАСТОТЫ (57) Изобретение относится к области вычислительной техники и может быть использовано при построении устройств обработки сигналов частотных датчиков. Цель изобретения — повышение точности умножителя, Предложен„„Я0„„1352482 А1

I ный умножитель содержит генератор 1 тактовых импульсов, первый управляемый делитель g частоты, счетчик 3, элемент 4 задержки, информационный вход 5, первый мультиплексор 6, элемент ИЛИ 7, регистр 8, второй управляемый делитель 9 частоты, второй мультиплексор 10, схему 11 сравнения, шину 12 введения поправки, сумматор

13 и триггер 14 с соответствующими связями. Умножитель осуществляет перемножение входного частотного сигнала, поступающего на информационный вход, на коэффициент, записанный в первый управляемый делитель частоты, осуществляя поправку коэффициента умножения при уменьшении частоты входного сигнала, 1 ил.

82

2 рого управляемого делителя 9 частоты соединен с выходом умножителя.

Умножитель работает следующим образом, Импульсы генератора 1 с частотой следования F, непрерывно поступают на делитель 2 частоты, коэффициент деления которого устанавливается равным коэффициенту умножения устройства -К, Частота следования импульсов, поступающих на вход счетчика 3, равна F =--Е /К. Каждым импульсом источника входной импульсной последовательности (вход 5) прошедшим через элемент 4 задержки, счетчик 3 переводится в нулевое состояние. За время между двумя соседними импульсами с входа 5, равное периоду входной импульсной последовательности Т,... в счетчике 3 накапливается число, равное

Ро Fo

N= -- Т

К " KF„

Импульсами с входа 5 управляется мультиплексор 6, который при наличии импульсов на входе 5 подключает к входу регистра 8 выход счетчика 3.

30 Импульсы с входа 5, поступая на. тактовый вход регистра 8 через элемент

ИЛИ 7, разрешают перезапись состояния счетчика 3 в регистр 8.

Если частота следования входных импульсов постоянна или увеличивается, то состояние счетчика 3, пропорциональное периоду входной импульсной последовательности, каждым импульсом с входа 5 перезаписывается

40 в регистр 8.

В случае, когда последующий период следования импульсов на входе 5 больше предыдущего, число в счетчике

3 до прихода входного импульса может

45 стать равным числу на выходе сумматора 13,т,е, 1 1 и

N- N+ — 1

2 2

135?4

Изобретение относится к вычислительной технике и может быть исполь.зовано при построении устройств обработки сигналов частотных датчиков, Цель изобретения — повышение точ.ности умножителя, На чертеже представлена функциональная схема предлагаемого умножителя частоты. 1О

Умножитель содержит генератор 1 тактовых импульсов, первый управляемый делитель 2 частоты, счетчик 3, элемент 4 задержки, информационный вход 5, первый мультиплексор 6, элемент ИЛИ 7, регистр 8, второй управляемый делитель 9 частоты, второй мультиплексор 10, схему 11 сравнения, шину 12 введения поправки, сумматор

13, триггер 14, причем выход генера- 20 тора 1 тактовых импульсов соединен с информационными входами первого и второго управляемых делителей 2 и 9 частоты и с тактовым входом триггера

14. Выход первого управляемого дели- 25 теля ? частоты соединен со счетным входом счетчика 3, разрядные выходы которого соединены соответственно с входами первых групп схемы 11 сравнения и первого, второго мультиплексоров 6 и 10, вход. установки в "0" счетчика 3 соединен с выходами элемента 4 задержки, вход которого соеди- нен с информационным входом умножителя, с первым входом элемента ИЛИ 7 и с управляющим входом первого мультиплексора 6, разрядные выходы которого соединены соответственно .с информационными входами регистра 8, разрядные выходы которого соединены соответственно с установочными входами второго управляемого делителя 9 частоты и с входами второй группы второго мультиплексора 10, разрядные выходы которого соединены соответственно с входами первой группы сумматора 13, входы второй группы которого соединены соответственно с шиной .

12 введения поправки, разрядные выходы сумматора 13 соединены соответ- 5О ственно с входами вторых групп первого мультиплексора 6 и схемы 11 сравнения, выход которой соединен с информационным входом триггера 14, ход которого соединен с вторым входом 55 элемента ИЛИ 7 и с управляющим входом второго мультиплексора 10, выход элемента ИЛИ 7 соединен с входом разрешения записи регистра 8, выход BTO где N — поправка при увеличении пеи риода входной импульсной последовательности, вносимая в коэффициент деления делителя 9 частоты.

При отсутствии сигнала на выходе схемы 11 сравнения на выходе сумматора 13 формируется сумма чисел, хра135?48? при внесении поправки N . Внесение определенной, а не случайной поправки в коэффициент деления делителя 9 40 частоты позволяет повысить точность умножит еля, Делитель 9 частоты осуществляет деление частоты генератора 1 на число, хранящееся в регистре 8. На вы- 45 ходе устройства частота импульсной последовательности при установившейся входной частоте равна

F o oo x

F F ° К ° F

Вью F.. х

При уменьшении частоты импульсной последовательности на входе 5 изменение частоты на выходе устройства

Происходит н изменившемся пе ио е

55 изобретения

Формула

Умножитель частоты, содержащий генератор тактовых импульсов, первый нящихся в регистре 8 и на шине 12.

1 1 и

На шину 12 подано число 2

Если период входной импульсной последовательности увеличивается на 5 столько что число счетчика 3 стаУ ь »и новится равным (N+ —,-") то срабаты? Ф вает схема 11 сравнения. Сигналом с ее. выхода переключается триггер 14, а мультиплексор 10 при этом подключает к второму входу сумматора 13 выход счетчика 3. На выходе сумматора

1ь1ь Np формируется число (N+ — )+ — = 1ь1+И

15 поступающее через мультиплексор 6 на вход регистра 8, который перезаписывает это число, так как перезапись разрешена сигналом с триггера 14, прошедшим через элемент ИЛИ 7. д1

Как только на выходе сумматора 13 формируется число (11+1ь1д), схема 11 сравнения снимает сигнал с информационного входа триггера 14, но он »»е переключается, так как действие оче- Я5 редного импульса генератора 1 заканчивается.

Следующим импульсом триггер 14 переключается, сигнал разрешения перезаписи с тактового входа регистра 3ц

8 снимается, При следующем равенстве чисел в счетчике 3 -и на выходе сумматора 13 процессы повторяются, Сравнение числа в счетчике 3 с

N числом (И+ †) усредняет погрешность

2 и второй управляемые делители частоты, регистр, счетчик, схему сравнения, триггер и элемент задержки, причем выход генератора тактовых импульсов соединен с информационным входом первого управляемого делителя частоты, установочные входы которого соединены соответственно с установочными входами умножителя. информационный вход которого соединен с входом элемента задержки, выход которого соединен с входом установки в "О" счетчика, счетный вход которого соединен с выходом первого упрагляемого делителя частоты, разрядные выходы счетчика соединены соответственно с входами первой группы схемы сравнения, выход которой соединен с информационным входом триггера, тактовый вход которого соединен с выходом генератора тактовых импульсов, разрядные выходы регистра соединены соответственно с установочными входами второго управляемого делителя частоты, информационный вход которого соединен с выходом генератора тактоных импульсов, а выход второго управляемого делителя частоты соединен с выходом умножителя, о т л и ч а ю— шийся тем, что, с целью повышения точности умножителя, в него введены первый и второй мультиплексоры, сумматор и элемент ИЛИ, причем разрядные выходы счетчика соединены соответственно с входами первых групп первого и второго мультиплексоров, входы второй группы первого мультиплексора соединены соответственно с разрядными выходами сум»атора и с входами второй группы схемы сравнения, выходы первого мультиплексора соединены соответственно с информационнььми входам»» регистра, вход разрешения записи которого соединен с выходом элемента ИЛИ, управляющий вход первого мультиплексора соединен с первым входом элемента ИЛИ и с информационным входом умножителя, разрядные выходы регистра соединены соответственно с входами второй группы второго мультиплексора, выходы которого соединены соответстненно с входами первой группы сумматора, входы второй группы которого соединены с шиной ннедения попранки умножителя, выход. триггера соединен с вторым вхо-, дом эЛемента ИЛИ и с управляющим входом второго мультиплексора.