Устройство для управления реконфигурацией вычислительной системы

Устройство для управления реконфигурацией вычислительной системы

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и предназначено для построения отказоустойчивости вычислительных систем. Цель изобретения - повьппение надежности функционирования за счет реализации режима самодиагностирования и самоотключения отказавших блоков. Устройство содержит регистр режима, М блоков идентификации отказа, М ассоциативных блоков хранения вектора состояния , элемент ИПИ-НЕ, блок запуска вектора реконфигурации, М блоков хранения вектора реконфигурации, М ассоциативных блоков хранения эталонных векторов состояния. 5 ил. со ел ю й со ел

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 С 06 F 13/00 11/20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCH0MV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3932984/24-24 (22) 15.07.85 (46) 15. 11.87. Бюл. N 42 (71) Ленинградский электротехнический институт им. В.И.Ульянова (Ленина) (72) В.Г.Гаврилов, Г.А.Петров и Д.В.Пузанков (53) 681.3(088.8) (56) Патент Великобритании

К 1186703, кл. G 11 С 15/00, 1970.

Похонен Т. Ассоциативные запоминающие устройства. М,: Мир, 1982, с. 380. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ РЕКОНФИГУРАЦИЕЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ

„„SU„„1352495 А 1 (57) Изобретение относится к области вычислительной техники и предназначено для построения отказоустойчивости вычислительных систем. Цель изобретения — повьппение надежности функционирования за счет реализации режима самодиагностирования и самоотключения отказавших блоков. Устройство содержит регистр режима, М блоков идентификации отказа, M ассоциативных блоков хранения вектора состояния, элемент ИЛИ-НЕ, блок запуска вектора реконфигурации, М блоков хранения вектора реконфигурации, М ассоциативных блоков хранения эталонных векторов состояния. 5 ил.

1352495

Изобретение относится к вычислительной технике и предназначено для построения отказоустойчивых вычислительных систем.

Цель изобретения — повышение надежности функционирования устройства эа счет реализации режима самодиагностирования и самоотключения отказавших блоков устройства.

На фиг ° 1 приведена структурная схема предлагаемого устройства для управления реконфигурацией вычислительной системы, на фиг.2 — функциональная схема блока идентификации от- 15 каза., на фиг.3 — функциональная схема блока хранения вектора состояния, на фиг.4 — функциональная схема блока запуска вектора реконфигурации; на фиг.5 — функциональная схема блока хранения вектора реконфигурации.

Устройство (фиг ° 1) содержит регистр 1 режима, выход 2 вектора реконфигурации устройства, М блоков идентификации отказа 3„ -Зм, М-тп-разрядных ассоциативных блоков хранения вектора состояния 4„-4м. вход 5 задания режима реконфигурации устройства, входы 6 задания режима записи векторов состояния устройства, первый эле- З0 мент ИЛИ-ЧЕ 7, блок 8 запуска вектора реконфигурации, блок 9 хранения вектора реконфигурации, М ассоциативных блоков 10 хранения эталонных векторов состояния„ вход 11 вектора состояния устройства, вход 12 вектора

35 реконфигурации устройства.

Блок идентификации отказа (фиг.2) содержит элемент 13 задержки, элемент

ИЛИ-НЕ 14 элементы И 15-17 с тремя ь

40 состояниями, элемент HE 18, элемент И

19 с тремя состояниями., элемент НЕ

20, триггер 2 I первый и второй входы

23 и 24 блокировки режима самодиагностирования, вход 25 задания режима, входы первого 26 и второго 27 логи45 ческих условий, выход 28 признака режима самодиагностирования, первый 29 и второй 30 выходы признака идентификации отказа.

Ассоциативный блок хранения вектора состояния (фиг.3) содержит m ассо-. циативных ячеек памяти 31, -31, вход

32 задания режима записи (ассоциативного чтения) ассоциативной ячейки памяти, информационные входы ЗЗ и 34, вход 35 задания режима адресного чтения ассоциативной ячейки памяти, выход 36 ассоциативного чтения ассоциативной ячейки памяти, выход 37 адресного чтения ассоциативной ячейки памяти, 2m элементов И с тремя состояниями 38, -38, вход 39 задания режима ассоциативного чтения блока, вход

40 разрешения работы блока, информационный вход 4 1 блока, вход 42 зада ния режима адресного чтения блока, выход 43 признака сравнения блока, информационные выходы 44 блока, вход

45 управления третьим состоянием и вход 46 элементов И 38„-38 группы.

Блок запуска вектора реконфигурации {фиг,4) содержит выходы 47 первой группы элементов И-НЕ 48)-48 с отЭ крытым коллектором, количество которых определяется числом сочитаний иэ

M по 2 по формуле

М! — C2 м 2! (М вЂ” 2)!

Кроме того, блок запуска вектора реконфигурации содержит резистор R, 49 (подключенный к плюсу питания элементов И-НЕ), вторую группу элементов

И-НЕ 50.1-50.М, входы 51 логических условий, группу выходов 52 кода инициализируемого вектора реконфигурации, выход 53 признака готовности запуска вектора реконфигурации.

Блок хранения вектора реконфигурации содержит ассоциативный блок хранения вектора реконфигурации, аналогичный ассоциативному блоку хранения вектора состояния или ассоциативному блоку хранения эталонного вектора состояния, элементы 54 и 55 и ИЛИНЕ 56 и группу элементов И с тремя состояниями 57„ -57„.

Устройство выполняет функции устройства для управления реконфигурацией вычислительной системы только в режиме ассоциативного чтения. Поэтому работе устройства предшествует приведение устройства в начальное состояние после подачи напряжения питания и затем приведение его в исходное состояние записью в блоки 4 и 10 векторов состояния системы и соответствующих им векторов реконфигурации в предогределенные блоки 9 под управлением извне. Приведение устройства в начальное состояние начинается подачей в него напряжения питания. При этом выходы устройства можно блокировать средствами системы, в которую встраивается устройство, на время, необходимое для завершения переходных процессов после включения питания или

1352495 необходимое после приведения устройства в исходное состояние, выдать в систему вектор реконфигурации, приводящий систему в исходное состояние.

После подачи напряжения питания на регис.тре 1 из системы или с пульта задается режим записи через вход 6 устройства таким образом, что на всех выходах регистра 1 устанавливается высокий потенциал, который подается на входы 25 блоков 3„-3 и на входы

59 блоков 9, -9„, что вызывает: в блоки 9, -9 открытие группы входов 12 задания режима запись по входам 39 и 40; блокирование выходов 2 через элемент ИЛИ-НЕ 54, инверторы 55 и 56 и элементы 57, -57„; предотвращает возможность нуля на .входе 42 в блоках 9, -9 „ (что иначе может привести к незаписи информации в блоки) подачей единицы с выхода инвертора 55, блокирует сигнал запуска вектора реконфигурации с блока запуска вектора реконфигурации с входа 58 блоков

9„ -9„, переход выхода элемента И 16 в высокоимпендансное состояние, а выхода элемента И 17 в единичное состояние, что через выход 28 открывает по входу 40 входы 4 1 блока 10; установка триггера .21 блока 3 в нулевое состояние и единица с его второго вы хода через выход 30 открывает по входу 40 входы блока 4, а ноль на его первом выходе является условием пропускания элементом ИЛИ-НЕ 22 сигнала .сравнения (несравнения) по входу 26 с выхода блока 4 через выход 29 в блок запуска вектора реконфигурации.

Кроме того, высокий потенциал на входе 25 после инвертирования элементом НЕ 20 отключает S-вход триггера, 21 от выхода блока 10 закрытием элемента И 19, чтобы .предотвратить отключение блока 4 в режиме записи. В этом состоянии устройство подготовлено к записи информации в блоки 4„-4„, блок 10„-10ц и блок 9,-9„.

Длительность описанного процесса перевода устройства в начальное состояние определяется временем Т„ срабатывания элементов НЕ 20, Т вЂ” НЕ

18, T) — И 17.логической схемы слова и Т вЂ” временем срабатывания элемен4 тов И 38 в блоке 4.

Кроме того, должно быть учтено время срабатывания регистра 1 Т . Таким образом, полное время перехода устройства в описанное начальное состаяние от момента подачи напряжения питания равно

Т - Т, + Т, + Т, + Т, + Т,.

С этого момента устройство можно

В приводить в исходное состояние, для чего необходимо задать низкий потенциал на всех выходах регистра 1, соответствующий режиму ассоциативного чтения, подачей сигнала высокого уровня на R-вход регистра 1 через вход 5 устройства, и снять блокировку выхода устройства, если такая производилась. Переход устройства в режим ассоциативного чтения заканчивается после переключения элементов НЕ 20, НЕ 18, И 17, выход последнего переходит в высокоимпедансное состояние, а выход элемента И 16 — в нулевое состояние, поскольку информация на входе 11 устройства отсутствует и единица с выхода элемента ИЛИ-НЕ на входе 24 блока 3 блокирует выдачу единицы на выход 28, низкий потенциал

26 на котором отключает блоки 10. Затем необходимо задать высокий потенциал только на одном выходе регистра 1, соответствующем, например, первой паре блока 4 и блока 9, низкий потенциал на остальных выходах регистра 1 и подать первый вектор состояния системы на вход 11 устройства и соответствующий ему вектор реконфигурации на вход 12 устройства. Время записи в блок 4 и блок 10 определяется временем пропускания информации через элементы И 38 этих блоков и временем переключения самих ассоциативных ячеек.

По истечении этого времени инфор40 мация должна быть снята с входа и через время переключения элемента ИЛИНЕ 7 на всех входах регистра 1 вновь должен быть установлен низкий уровень сигнала ассоциативного чтения, как описано выше, Затем на входы 11 и 12 устройства подается следующий вектор состояния системы и соответствующий ему вектор реконфигурации и т.д. до последней пары блока 4 и блока 9.

Возможные сигналы с выходов блока 10 и блока 4 в режиме записи блокируются элементом И 19 логической схемы слова 3 и элементом ИЛИ-НЕ 54 блоков

9 -9„. На этом приведение устройства

56 в исходное состояние заканчивается.

Описанная процедура приведения устройства в исходное состояние от момента подачи напряжения питания алго1352495 ритмизуемя и программа, реализующая ее, может храниться на внешнем носителе подобно операционной системе

ЭВМ.

Устройство работает следующим образом, В исходном состоянии при отсутствии отказов в устройстве в блоках

4 -4 записаны векторы состояния сисм темы и в блоках 9, -9 соответствующие 10 им векторы реконфигурации. Триггеры

21 в блоках 3 установлены в нулевое состояние и единица с выходов 30 блоков 3 поддерживает информационные входы блоков 4, -4м открытыми, в то 15 время как информационные входы блоков 101 †„ с выхода 28 блоков 3, -3„ закрыты.

При поступлении из системы на вход

11 устройства нектора состояния сис- 20 темы производится его сравнение с векторами, записанными во всех блоках 4 -4 одновременно ° Если сравнем ние произошло н одной из них, то на выходе 43 этого блока сохранится 25 нуль, а на выходах всех остальных блоков 4„-4 м появится единица, соответствующая несравнению, которые поступят на входы 2б блоков 3, -3м, где ециниця на нходе элемента ИЛИ-НЕ 22 в совскупкости с нулем с первого ныхода триггера 21 дает на выходе 29 нулевой сигнал несравнения в данный блок 4, в блок 8 запуска вектора реконфигурации, что не препятствует дальнейшему запуску вектора реконфигурации от блока 4, на выходе которого имеется сигнал сравнения нулевого уровня, который после элемента

ИЛИ-НЕ 22 блока 3 при нуле на первом выходе триггера 21 становится единичным и поступает в блок 8 запуска вектора реконфигурации. Одновременно с поступлением на вход элемента ИЛИ-НЕ

22 нулевой сигнал сравнения от бло- 45 ка 4 поступает на третий вход элемента ИЛИ-НЕ 14, на четвертом входе которого — нуль с входа 25„ соответствующий режиму чтения, на втором входе .которого нуль от элемента ИЛИНЕ 7 и на первом входе которого единица от запуска вектора реконфигура-, ции, если только в одном блоке 4 произошло сравнение. В этом случае единичный сигнал на вторых входах группы элементов И-HE 501-50„ блока 8 запуска вектора реконфигурации разрешает адресное считывание по единичному сигналу с выхода 29 блока 3, поступающему ня один из первых входов группы элементов И-HE 50, -50„ и левым сигналом с выхода данного элемента, поступающего ка вход 58 соответствующего выходного регистра, что н совокупности с нулем режима чтения на втором входе элемента ИЛИ-HI 54 через иннертор 55 задает нулем адресное считывание из ассоциативного блока 4, блока 9 хранения вектора реконфигурации и через инвертор 56 открывает группу элементов И 57, -57„ на выходах блока 9, выдающего, таким образом, вектор реконфигурации в систему.

В случае, если сравнение произошло в двух и более блоках 4„-4„ с выходов

29 блоков 3, единицы поступят в блок

8 запуска вектора реконфигурации, что вызовет ноль на вторых входах группы элементов 50„ -50 „ и тем самым блокирует любую выдачу вектора реконфигурации в систему. Ноль с выхода 53 блока 8 запуска вектора реконфигурации подается на первый вход элемента

ИЛИ-НЕ 14 блоков 3, в блоке 4 которых произошло сравнение,а на остальных входах элемента ИЛИ-НЕ 14, как уже рассмотрено, в этой ситуации находятся нули, что вызывает на его выходе единицу, которая пропускается на ныход 28 блока 3 и далее на вход 40 блока 10 того же блока 4, открывая его для ассоциативного чтения. Результат ассоциативного чтения из блока 10 поступает вновь в блок 3 на вход 27. Если блок 10 выдал единичный сигнал, соответствующий несравкению, что свидетельствует н рассматриваемом случае об отказе блока 4, то эта единица вызывает установку триггера 21 блока 3 в единичное состоя-. ние, при этом ка втором выходе его устанавливается ноль, который блокирует вход отказавшего блока 4, тем самым отключая его, и в дальнейшем она уже не ока.зывает нлияния на работу устройства, поскольку его входы блокированы входными вентилями, а нуль ка его выходе не оказывает влияния на формирование нулевого сигнала несравнекия на выходе 29 блока 3, заданного единицей на первом выходе триггера 2 1. Этот сигнал кесраннения вновь поступает в блок 8 запуска вектора реконфигурации, который вчонь анализирует сигналы от блоков 4 и при наличии только одного сравнения запускает соответствующий вектор реконфигурации, Тем са?ы?? достигается отка13524 зоустойчивость устройства для управления реконфигурацией вычислительной системы с постепенной деградацией количества сохраненных векторов реконфигурации при незначительной задержке 5 выдачи вектора реконфигурации в случае отказа в устройстве на время отключения отказавших блоков 4.

Таким образом, преимуществом предлагаемого устройства является способ- 1О ность продолжать функционирование при отказах внутри устройства без управления процессом устранения отказа извне. Кроме того, преимуществом также является возможность введения 15 устройства в вычислительные системы различных типов, при этом достигается не только высокое быстродействие, присущее ассоциативным запоминающим устройствам, но и минимизируется вре- 2О мя устранения влияния отказавших элементов, т.е. время восстановления, Формула изобретения

Устройство для .управления реконфигурацией вычислительной системы, содержащее регистр режима, M ассоциативных блоков хранения вектора состояния, М ббллооккоов в ииддееннттииффииккаацциии и ооттккааззаа, 30 отличающееся тем,что,с целью повышения надежности функционирования устройства за счет реализации режима самодиагностирования и самоотключения отказавших блоков уст-35 ройства, оно дополнительно содержит

M ассоциативных блоков хранения эталонного вектора состояния, блок запуска вектора реконфигурации, M блоков хранения вектора реконфигурации щ и первый элемент ИЛИ-НЕ, входы которого соединены с входами векторов состояния устройства, с информационными входами М ассоциативных блоков хранения вектора состояния и М ассо- циативных блоков хранения эталонного вектора состояния, выход первого элемента ИЛИ-НЕ соединен с первыми входами блокировки режима самодиагностирования M блоков идентификации от- 5О каза, группа входов задания режима записи векторов состояния устройства и вход задания режима реконфигурации устройства соединены соответственно с группой входов установки в "1" раз- 55 рядов регистра режима и с входом сброса регистра режима, выход К-ro разряда которого соединен с входами задания режима ассоциативного чтения

95 8

К-го ассоциативного блока хранения вектора состояния и ассоциативного блока хранения эталонного вектора состояния и с входом задания режима идентификации отказа К-ro блока идентификации отказа и с входом задания режима записи К-го блока хранения век- тора реконфигурации, выходы блоков хранения вектора реконфигурации соединены через МОНТАЖНОЕ ИЛИ с выходом вектора реконфигурации устройства. выходы признаков сравнения К-х ассо- ° циативного блока хранения вектора состояния и ассоциативного блока хранения эталонного вектора состояния соединения соответственно с первым и вторым входами логических условий M блоков идентификации отказа, выход признака режима диагностирования которого соединен с входом разрешения работы К-го ассоциативного блока хранения эталонного вектора состояния, первый выход признака идентификации отказа К-го блока идентификации отказа соединен с К-м входом логических условий блока запуска вектора реконфигурации, выход признака готовности запуска вектора реконфигурации которого соединен с входом блокировки режима самодиагностирования К-Fo блока . идентификации отказа, второй выход признака идентификации отказа которого соединен с входом разрешения работы K-го ассоциативного блока хранения вектора состояния, К-й выход признака инициализации вектора реконфигурации блока запуска вектора реконфигурации соединен с входом задания режима чтения блока хранения вектора реконфигурации, вход вектора реконфигурации устройства соединен с информационными входами М блоков хранения вектора реконфигурации, причем К-й ассоциативный блок хранения векторов состояния и К-й блок хранения эталонных векторов состояния содержит ш (где ш — разрядность вектора состояния) ячеек ассоциативной памяти и первую группу из 2m элементов И с тремя состояниями, выходы которых соединены с информационными входами ячеек ассоциативной памяти, вход ?—

ro (L =- 1,2m) элемента И с тремя состояниями первой группы соединен с

L-м разрядом информационного входа ассоциативного блока хранения, вход разрешения работы которого соединен с входами управления третьим состоянием 2ш элементов И с тремя состояниями первой группы; вход задания режима ассоциативного чтения ассоциативного хранения блока соединен с входами задания режима чтения m ячеек ассоциативной памяти, выходы признаков сравнения 2m ячеек ассоциативной памяти через MOHTANHOE ИЛИ соединены с выходами сравнения ассоциативного блока хранения, информационные входы 2m ячеек ассоциативной ,памяти через МОНТАЖНОЕ ИЛИ соединены с информационным выходом ассоциативного блока хранения, причем К-й блок идентификации отказа содержит элемент задержки, второй и третий элементы

ИЛИ-НЕ, с первого по четвертый элементы И с тремя состояниями, первый и второй элементы НЕ и триггер, инверсный выход которого соединен с вторым выходом признака идентификации отказа блока идентификации отказа, первый выход признака идентификации отказа которого соединен с выходом второго элемента ИЛИ-НЕ, первый вход которого соединен с прямым выходом триггера, вход установки в " 1" которого соединен с выходами первого элемента И с тремя состояниями, информационный вход которого соединен с входом второго логического условия идентификации отказа, вход первого логического условия которого соединен с вторым входом второго и первым входом третьего элементов ИЛИ-НЕ, вход задания режима блока идентификации отказа соединен с входом первого элемента НЕ, с вторым входом третьего элемента ИЛИ-НЕ и с входом установки в "О" триггера, выход первого элемента НЕ соединен с входом элемента НЕ и с входаьы управления третьим состоянием с первого по третий элементов

И с тремя состояниями, первый вход

52495 10 блокировки режима самодиагнос тирования и второй вход блокировки режима диагностирования блока идентификации отказа через элемент задержки подключены соответственно к третьему и четвертому входам третьего элемента

ИЛИ-HF., выход которого соединен с информационным входом второго элемента

И с тремя состояниями, выход которо10 ro соединен с информационным входом третьего элемента И с тремя состояниями, выход которого объединен с выходом четвертого элемента И с тремя состояниями и соединен с выходом

15 признака режима самодиагностирования блока идентификации отказа, выход второго элемента НЕ соединен с информационным входом и входом управления третьим состоянием четвертого элемен20 та И, причем блок запуска вектора реконфигурации содержит первую групМ-s пу иэ 1, где ) = (M-i), элемен25 1й1 тов И-НЕ и вторую группу из М элементов И-НЕ, выходы элементов И-НЕ первой группы соединены через MOHTNKHOE ИЛИ с выходом признака готов30 ности запуска вектора реконфигурации блока запуска .вектора реконфигурации и с первым входами элементов И-НЕ второй группы, выходы которых соединены с выходами кода инициализируемо35 го вектора реконфигурации блока запуска вектора реконфигурации, i-й и

j-й (i = 1,М; j = 1,It; i Ф j) входы логических условий которого соединены соответственно с первым и вторым вхо10 дами соответствующего элемента И-НЕ первой группы и соответственно с вторыми входами, i-го и j-го элементов

И-НЕ второй группы. (35?495

1352495

Ф Э 4 В

1352495

Составитель А.Афанасьев

Техред М.Ходанич Корректор А.Тяско

Редактор Ю.Середа

Заказ 5567/49 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4