Множительное устройство

Множительное устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах. Целью изобретения является повьшение точности работы и расширение диапазона изменения входного сигнала. Множительное устройство содержит источник сигнала 1, блок синхронизации 2, первый , второй, третий, четвертый и пятьй ключи 3, 4, 5, 8 и 12, первый и второй запоминающие конденсаторы 6 и 9, первый и второй масштабные резисторы 10 и 11, шину нулевого потенциала 13, выход 14. Работа множительного устройства определяется алгоритмом переключения ключей, управляемых от блока синхронизации 2. Напряжение на вьгходе 14 является произведением величины входного сигнала источника 1 на коэффициент, представляюпрт собой отношение первого и второго масштабных резисторов 10 и 11, степень которого представляет собой число циклов работы. 3 ил. i (Л ь ел tsD СЛ О ;О . /

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1352509 ац 4 г. 06 G 7/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4035273/24-24 (22) 10.03 ° 86 (46) 15.11.87. Бюл. К - 42 (71) Научно-исследовательский, проектно-конструкторский итехнологический институт комплектного электропривода (72) В.С. Авдеев (53) 681.335 (088.8) (56) Патент Великобритании Ф 1530514, кл. G 4 С, 1978.

Авторское свидетельство СССР

У 830429, кл. G 06 G 7/26, !979. (54) MHORHTEJlbHOE УСТРОЙСТВО (57) Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах. Целью изобретения является повьппение точности работы и расширение диапазона изменения входного сигнала. 11ножительное устройство содержит источник сигнала 1, блок синхронизации 2, первый, второй, третий, четвертый и пятый ключи 3, 4, 5, 8 и 12, первый и второй запоминающие конденсаторы 6 и 9, первый и второй масштабные резисторы 10 и 11, шину нулевого потенциала 13, выход 14. Работа множительного устройства определяется алгоритмом переключения ключей, управляемых от блока синхронизации 2, Напряжение на выходе 14 является пройзведением величины входного сигнала источника 1 на коэффициент, представляющий собой отношение первого и второго масштабф ных резисторов 10 и 11, степень которого представляет собой число циклов работы. 3 ил.

С::

1352509

Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.

Цель изобретения — повышение точности работы и расширение диапазона изменения входного сигнала.

На фиг.l изображена функциональная схема множительного устройства; на фиг.2 — вариант выполнения блока синхронизации; на фиг.3 — временные диаграммы сигналов.

Устройство (фиг. 1 и 2) содержит источник 1 сигнала, блок 2 синхронизации, первый, цторой и третий ключи 3, 4 и 5, первый запоминающий конденсатор 6, операционный усилитель 7, четвертый ключ 8, второй запоминающий конденсатор 9, первый и второй масштабные резисторы 10 и 11, пятый ключ 12, шину 13 нулевого потенциала, выход 14, генератор 15 импульсов, дешифратор 16, элемент ИЛИ 17, первый—

1 четвертый выходы 18-21, управляющий вход 22.

Множительное устройство работает следующим образом.

Блок 2 синхронизации формирует управляющие сигналы, обеспечивающие работу ключей. Первоначально на первом и втором запоминающих конденсаторах 6 и 9 сигналы равны нулю, первый и третий ключи 3 и 5 замкнуты, на неинвертирующий вход операционного усилителя 7 поступает напряжение с выхода источника 1 сигнала. На выходе 14 напряжение равно

U =U (1+ — — )

R» еых вх R2 (1) где U — напряжение истЮ ника 1 сигах нала; сопротивления первого и Второго масштабных резисторов

10 и 11.

Напряжение на первом запоминающем конденсаторе 6 равно

= U

R» (2) с»

Описанное состояние характеризует первую половину первого цикла работы.

Во второй половине первого цикла и по сигналу блока 2 синхронизации второй и четвертый ключи 4 и 8 замыкаются, а первый и третий ключи 3 и 5 размыкаются, при этом напряжение на выходе 14 равно напряжению на первом запоминающем конденсаторе согласно (2)..Это напряжение через четвертый

R» где К=- — — — множительный коэффици40

2 еНТ>

N=1,2,... — номер цикла работы.

На фиг.3 изображены временные диаграммы сигнала на выходе 14 в режиме делителя напряжения с коэффициен45 том деления 1/2 (фиг. 3) и в режиме

»» умножения напряжения с коэффициентом умножения 2 (фиг. 3).

Множительное устройство характеризуется более высокой точностью рабо5р ты, обусловленной точностными паРаметрами операционного усилителя 7 и масштабных резисторов 10 и ll и более широким диапазоном величин входного сигнала, который может быть как

55 положительным, так и отрицательным. формула изобретения

Множительное устройство, содержащее источник сигнала, выход которого замкнутый ключ 8 запоминается на втором запоминающем конденсаторе 9, на этом первый цикл работы заканчивается. .)

В первой половине второго цикла по сигналу блока 2 синхронизации второй и четвертый ключи 4 и 8 размьпсаются, а третий и пятый ключи 5 и 12

1р замыкаются. При этом напряжение с второго запоминающего конденсатора 9 через пятый ключ 12 подается на неинвертирующий вход операционного усилителя 7. Тогда напряжение на выходе 14

15 равно

К» R»

U = U ---- (1 + -- †). (3) еых ех я R2

Через замкнутый третий ключ 5 на первом запоминающем конденсаторе 6

20 устанавливается напряжение

К, 2

U = V (— - -) (4) с, е» R

Во второй половине второго цикла работы по сигналу блока 2 третий и

25 пятый ключи 5 и 12 размыкаются, а второй и четвертый ключи 4 и 8 замыкаются, при этом напряжение на выходе 14 равно

R, 2

v = v (— — ) (5) вых е» 1х

Через замкнутый четвертый ключ 8 это напряжение запоминается на втором запоминающем конденсаторе 9. В дальнейшем работа периодически повторяется, и напряжение на выходе 14 в

35 общем вида равно (6) 1352509

22 подключен к информационному входу первого ключа, второй ключ, выход ко-: . торого соединен с шиной нулевого потенциала, третий ключ, выход которого подключен к инвертирующему входу операционного усилителя и к первой обкладке первого запоминающего конденсатора, вторая обкладка которого соединена с выходом операционного усили- 1р теля и с информационным входом четвертого ключа, выход которого подключен к первой обкладке второго запоминающего конденсатора и к информационному входу пятого ключа, блок синхро- 15 низации, первый и второй выходы которого подключены соответственно к управляющим входам четвертого и пятого ключей, выход операционного усилителя является выходом множительного уст- 20 ройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности работы и расширения диапазона изменения входного сигнала, в чего введены первый и второй масштабные резисторы, причем выход первого ключа соединен с информационным входом второго ключа и с неинвертирующим входом операционного усилителя, к выходу которого подключен первый вывод первого масштабного резистора, второй вывод которого соединен с информационным входом третьего ключа и через второй масштабный резистор — с шиной нулевого потенциала, выход пятого ключа подключен к неинвертирующему входу операционного усилителя, вторая обкладка второго запоминающего конденсатора соединена с шиной нулевого по- тенциала, третий и четвертый выходы блока синхронизации подключены к управляющим входам соответственно первого и третьего ключей, а первый выход блока синхронизации соединен с управляющим входом второго ключа.

1352509

j ц д 3циил 5yurrn

Юы

1 г

1 Jg

1uI

Мы

2 3

Я7ОГ Д

Составитель 0.0траднов

Редактор М.Андрушенко Техред П.Олийнык Корректор И.Муска

Заказ 5568/50 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4