Способ аналого-цифрового преобразования и устройство для его осуществления

Способ аналого-цифрового преобразования и устройство для его осуществления

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной и электроизмерительной техники. Цель изобретения - упрощение. Способ аналого-цифрового преобразования основан на поразрядном кодировании. Отличительной особенностью является то, что входную величину уравновешивают двумя наборами эталонов Р и Q, а уравновешивание начинают с эталона Р величиной, вдвое меньшей максимальной, и соответствующего ему эталона Q. В устройство, реализующее способ, введед1ы блок инвертирования Выходного кода, элемент И определения окончания преобразования и регистр триггеров. 2 с. и 2 3.п. ф-лы, 2 ил. с Ф (Л оо ел ю О) ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51! 4 Н 03 М 1/46

ВСЕСОЖ3".: И

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3892646/24-24 (22) 05.05.85 (46) 15.!1.87. Бюл. Ф 42 (71) Калужский филиал МВТУ им. Н.Э. Баумана (72) А.И. Жунь и С.В. Сушков (53) 681.325(088.8) (56) Гитис Э.И. Преобразователи информации для ЭЦВУ, - M.: Наука, 1975, с . 12-13.

Цифровые электроизмерительные приборы./Под ред. В.M. Шляндина, M.: Наука, 1972, с. 336-337, рис.9-8. (54) СПОСОБ АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ

„„SU„„1352650 А 1 (57) Изобретение относится к области вычислительной и электроизмерительной техники. Цель изобретения упрощение. Способ аналого-цифрового преобразования основан на поразрядном кодировании. Отличительной особенностью является то, что входную величину уравновешивают двумя наборами эталонов P и Q, а уравновешивание начинают с эталона P величиной, вдвое меньшей максимальной, и соответствующего ему эталона Q. В устройство, реализующее способ, введены блок инвертирования выходного кода, элемент

И определения окончания преобразования и регистр триггеров. 2 с. и

2 з.п. ф-лы, 2 ил.

1352650

Изобретение относится к вычислительной и электроизмерительной технике, а точнее к способу преобразования аналоговых величин, например на5 прядения, в цифровой код, и может быть использовано н информационноизмерительных системах.

Цель изобретения — упрощение способа преобразования. )О

На фиг. 1 приведена функциональная схема устройства, реализующего предлагаемый способ аналого-цифрового преобразования; на фиг. 2 — временная диаграмма процесса преобразования, где надписи в виде комбинаций сравнения V „ с эталоном О

О

Вез ультат с эталоном Р

О

Входное напряжение

04V „(1/4V „,„

Значение I — соответствует результату,, а значение Π— соответствует результату (.

В первом и третьем случаях (комбинация 00 или 11 ) второму разряду кода промежуточного результата присваивают значение "0, и сравнивают входное напряжение с эталонными напряжениями третьего разряда, т.е. с напряжениями 1/8 Ч„, и 7/8 Ч,„ (фиг.2). При этом также возможны три варианта с результатами сравнения

00, 10 и ll. Далее производят сравнение с эталонными напряжениями четвертого разряда, т.е. 1/16 Ч„,и

15/16 V„ )1), или с суммарными эталонныминапряжениями третьего и четвертого разрядов 3/16

V и 13/16 V,â (случае 10), получают при этом коды промежуточного результата 0000...0011, которые в третьем случае (результат сравнения

11) инвертируют и получают коды результата аналого-цифрового преобразования от 0000...0011 до 1100...1)ll.

Процесс преобразования в этих случаях производят за три такта (этапа).

Если результат сравнения 10 (второй случай), второй разряд кода промежуточного результата оставляют в значении "1", а входное напряжение сравнивают с суммарными эталонными второго и третьего разрядов (3/8 V, и 5/8 Ч,), где также возможны три

?5

55 их двух цифр показынают результат сраннения в конце данного такта.

Пример конкретного выполнения способа четырехразрядного аналого-цифрового преобразования.

Преобразование начинают со сравнения входного напряжения с эталонными напряжениями второго разряда, равными 1/4 V „ и 3/4 V„„, где эталонное напряжение, соответствующее максимальному яходному сигналу, причем возможны три случая, которым соответствуют три результата сравнения: варианта с результатами сравнения

00, 10 и ll. В перном и третьем случаях (00 и 11), третий разряд кода промежуточного результата обнуляют и сравнивают входное напряжение с. эталонными напряжениями 5/16 Ч „ и ll/16 V,, получают коды результата преобразования 0100; 0101 или

1010; 1011 (после инвертирования в третьем случае).

Если результат сраннения 10 третий разряд кода предварительного результата оставляют в значении "1", входное напряжение сравнивают с эталонными напряжениями 7/16 Ч„,, и

9/16 U, При Ч V„, получают код преобразования 01)0, при V )7/16 код 1001 и преобразование заканчивают, при 7/!б V, „ Ч „ 9/16 V получают код Oil), после чего осуществляют четвертый такт преобразования. В этом случае старшему разряду кода промежуточного результата присваивают значение "1", а остальным

"О" (код 1000), эталонные напряжения 8/16 Vù„=),2 Чш, сравнивают с входным напряжением, тогда, если

V c1/2 V, (результат сравнения 00), код промежуточного результата инвертируют и получают код результата преобразования — 0111, если же U

31/2 V „, то код предварительного результата не инвертируют, и получают код результата аналого †цифрово преобразования 1000.

1352650

Устройство, реализующее предлагаемый способ аналого-цифрового преобразования, содержит генератор 1 тактовых импульсов, блок 2 управления, выполненный на элементе 3 запрета, регистре 4 сдвига, триггере 5, группе элементов И 6, элементе ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 7, регистр, выполненный на RS-триггерах 8, цифроаналоговый преобразователь (ЦАП) 9, компараторы 10 и 11, элемент И 12 определения окончания преобразования, блок 13 инвертирования выходного кода, выполненный на элементе И 14, элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 15, триггере 16, группе элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ 17.

Устройство работает следующим образом.

При окончании импульса запуска разрешается работа блока 2 управления (фиг. I), триггер 16 обнуляется, триггеры 8 по К-входам устанавливаются в "0", а триггер 8 второго разряда по S-входу устанавливается в "1". На входы ЦАП 9 поступает код 010...0, соответствующий выходным напряжениям V /1/4 V u V =

3/4 Ч „, с которыми при помощи компараторов 10 и 1! сравнивается входное напряжение. Если входное напряжение меньше V„ или больше или равно V, на выходах компараторов появятся уровни логических "0" или "1" соответственно, а на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 7 — уровень если же V„ V „сЧ, то на выходе компаратора IO будет "1", а на выходе компаратора ll — "0". При этом на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 7 будет "0". С приходом первого тактового импульса, на выходе первого разряда регистра сдвига 4 появится импульс опроса, который разрешает сброс в "0" триггера 8 второго разряда через первый элемент И 6 в том случае, если на выходе элемента 7 — "1".

Если на выходе "0", то триггер 8 второго разряда останется в состоянии "1". Этот же импульс устанавливает по S-входу триггер 8 третьего разряда в состояние "1". На следующих тактах процесс повторяется, причем, если V, cl/2 V„„, на выходе компара-тора 11 на всех тактах будет уровень "0", логические сигналы с выхода компаратора 10, проходя через элемент 7, инвертируются, и превышение Ч над V, на каком-либо такте приведет к увеличению кода, подаваемого на входы ЦАП 9 с выходов тригге5 ров 8, а если Vä,!/2 Ч,, на выходе у в б компаратора 10 будет "1", сигналы с выхода компаратора 11 будут проходить через элемент 7 без изменения, и если на каком-либо такте V „ Ч то это приведет к уменьшению кода, поступающего на входы ЦАП 9 (и к увею V2), a ecaH U „< 2 то код поступающйй на входы ЦАП 9, увеличивается (напряжение V уменьшается).

Процесс уравновешивания повторяется и-1 раз, причем если Ч находится в диапазоне значений 0

000...0 до 011...0, поступающие на входы ЦАП 9, то импульсом опроса, поступившим с выхода и-1 разряда регистра 4 сдвига, сбрасывается триггер 8 младшего разряда через соответствующий элемент И 6 и устанавливается в состояние "1" по входу триггер 5, который блокирует поступление очередных тактовых импульсов от генератора 1 тактовых импульсов на вход регистра сдвига 4 через элемент запрета 3. К этому моменту определяется состояние триггера 16, причем, если входное напряжение находится в диапазоне ((2" +1) /2"-I Чц .- V 6x Vs i

35 на выходе элемента И 14, по крайней мере один раз появлялся уровень "1", который через элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ 15 (на второй вход которого поступает уровень "Ол с выхода тригге4о ра 8 старшего разряда) установил триггер 16 по S-входу в состояние

"1". Уровень "1" с выхода триггера

16 разрешает группе элементов 17 инвертировать код с выходов триггеров, 45 8. Если же И „находится в диапазоне значений 0+V „(((2" — 1) /2п) V то на выходе элемента И 14 постоянно присутствует уровень "0", триггер

16 остается в состоянии "0", в результате чего код с выходов триггеров 8 проходит без изменений через группу .элементов 17 на шины выходного кода; В этих случаях аналого-цифровое преобразование заканчивается

Если.же входное напряжение находится в диапазоне значений !(2" -1 2 3 V сЧ ьх а f(2" +1) /2 V шк то к концу и-1 такта на выходе элемента

1352650

7 будет уровень "О." триггер 8 младшего разряда через соответствующий элемент И 6 сброшен не будет, на входы ЦАП 9 будет поступать код 011...1, триггер 5 останется в состоянии "О".

Уровни "I" с выходов триггеров 8 младших разрядов поступают на п-I входов элемента И 12 окончания преобразования, на оставшийся вход которого поступает импульс опроса с выхода и — 1 разряда регистра 4 сдвига. На выходе элемента И формируется уровень "1", сбрасывающий триггеры 8 младших разрядов, триггер 16 и устанавливающий в состояние "I" триггер

8 старшего разряда. На входы ЦАП 9 поступает код 100...0, под действием которого ЦАП 9 вырабатывает выходные уровни Ч =-Ч =((2 )/2"7 7„,„:=1/2 Чшк.

Так как триггер 5 остался в состоянии "0, то очередной тактовый импульс с выхода эпемента 3 запрета поступает на вход регистра 4 сдвига и начинается и-ный такт преобразования, в конце которого появится импульс на выходе и-разряда и установит триггер 5 в состояние "1", цикл преобразования на этом заканчивается.

К этому моменту определяется состояние триггера 16. Если Ч „ с1/2 Ч, на выходах компараторов 10 и 11 присутствуют уровни "0", с выхода элемента И 14 поступает уровень "0", на первый вход элемента ИСКЛ10ЧАЮЩЕЕ

ИЛИ 15, на второй вход поступает уровень "1" с выхода триггера 8 старшего разряда, в результате чего триг гер 16 установится в состояние "1" по S-входу и разрешит инвертирование группой элементов 7 кода 100...0 с выхода триггеров 8, выходной код примет значение 0!1...1, а если

Vbx I/2 Ч,„, на оба входа элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 15 поступают уровни

"1", триггер 16 остается в состоянии

"О", инвертирования кода 100...0 не происходит.

Таким образом, в.том случае когда

П „ находится в пределах ((2 -1)/2 j

V„Ю „(((2"" +1)/2 ") V,„„,,процесс .преобразования происходит за и тактов, а во всех остальных случаях за п-1. формула изобретения

Способ аналого-цифрового преобразования, основанный на поразряд45

55 генератора тактовых импульсов, о т л и ч а ю щ е е с я тем, что в него введены регистр, выполненный на

RS-триггерах, блок инвертирования выходного кода, элемент И определения окончания преобразования, а цифровые входы цифроаналогового преобразователя соединены с выходами RSтриггеров. соответствующих разрядов, S-вход RS-триггера п-го старшего разряда, первые К-входы RS-триггеров всех разрядов, кроме старшего, и первый вход блока инвертирования выходного кода соединены с выходом элемента И определения окончания ном уравновешивании входного сигнала и заключающийся в потактном сравнении его одновременно с эталонами первого и второго эталонных сигналов, 5 начальные значения которых соответственно составляют 1/4 и 3/4 макси.мального входного сигнала, с послеI дующим формированием выходного ко I да, соответствующего результатам сравнения в каждом разряде, о т л ич а ю шийся тем, что, с целью упрощения, эталоны второго эталонного сигнала формируют путем вычитания соответствующего эталона первого эталонного сигнала из значения, равного максимальному входному сигналу, а эталоны первого эталонного сигнала в каждом (i+1)-м разряде формируют в два раза меньшими эталона i-ro разряда, причем в каждом i-M такте сравнения, если преобразуемый сигнал меньше (2" +1)/2 " максимального входного сигнала и больше (2 -1)/2"

25 максимального входного сигнала, производят дополнительный такт сравнения преобразуемого сигнала с этало.ном, равным половине максимального входного сигнала, и в случае превы30 шения входным сигналом эталона или равенства их, формируют в старшем разряде код "!", в остальных 0 1, а при превышении эталоном входного сигнала формируют в старшем разряде код "0", а в остальных "!".

2. Устройство для аналого-цифрового преобразования, содержащее два компаратора, первые входы которых являются входной шиной, вторые входы соединены с первым и вторым выходами цифроаналогового преобразователя, а выходы подключены к первому и второму входам блока управления, третий вход которого соединен с выходом

1352650 преобразования, S-вход RS-триггера (и-1)-ro разряда, R-вход RS-триггера и-го разряда и вторые R-входы RSтриггеров остальных разрядов, кроме (п-1)-го объединены с шиной запуска и вторым входом блока инвертирования выходного кода, третий и четвертый входы которого соединены с выходами компараторов соответственно, второй

К-вход RS-триггера (n-I)-го разряда и третьи R-входы RS-триггеров остальных разрядов, кроме п-го, соединены с соответствующим выходом первой группы выходов блока управления, S-входы RS-триггеров остальных разрядов, кроме n-ro и (n-1)-ro, подключены к соответствующим выходам второй группы выходов блока управления, четвертый вход которого является шиной запуска, третий выход соединен с первым входом элемента И определения окончания преобразования, остальные входы которого соединены с выходами соответствующих RS-триггеров и объединены с соответствующими входами первой группы входов блока инвертирования выходного кода, пятый вход которого соединен с выходом триггера n-ro разряда.

3. Устройство по п. 2, о т л и— ч а ю щ е е с я тем, что блок управления выполнен на регистре сдвига, триггере, элементе запрета, группе элементов И, элементе ИСКЛЮЧАЮЩЕЕ

ИЛИ-НЕ, входы которого являются соответственно первым и вторым входами блока, выход соединен с первыми входами элементов группы элементов И, вторые входы которьгл подключены к (n-1)-м выходам регистра сдвига соответственно, а выходы являются выхода-. ми первой группы выходов блока, выходами второй группы выходов которого являются п-2 выхода регистра сдвига, (n-1)-й выход которого является третьим выходом блока, и-й выход соединен с D-входом триггера, S-вход которого подключен к выходу последнего элемента И группы элементов И, R âõîä объединен с входом разрешения счета регистра сдвига и является

15 четвертым входом блока, С-вход объединен с С-входом регистра сдвига и подключен к выходу элемента запрета, первый вход которого соединен с выходом триггера, а второй вход явля2р ется третьим входом блока.

4. Устройство по п. 2, о т л и ч а ю щ е е с я тем, что блок инвертирования выходного кода выполнен на элементах И, ИСКЛЮЧАЮЩЕЕ ИЛИ, 25 триггере, группе элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы которых являются группой входов блока, вторые входы объединены и подключены к выходам триггера, а выходы являются со30 ответствующими выходами блока, при-. чем первый и второй входы элемента И являются третьим и четвертым входами блока соответственно, выход соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ, BTopoH Bxog KoToporo HBJIHeTcH пятым входом блока, а выход соединен с S-входом триггера, первый и второй

R-входы которого являются соответственно первым и вторым входами блока.!

ckod

Put /

Put. 2

ВНИИПИ Заказ 5577/57 Тираж 900 Подписное

Проиэв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4