Устройство слежения за задержкой псевдослучайной последовательности

Устройство слежения за задержкой псевдослучайной последовательности

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике передачи дискретной информации и позволяет расширить функциональные возможности путем обеспечения поиска как прямой, так и инверсной псевдослучайной последовательности (ПСП). Устр-во содержит инвертор 1,корреляторы 2, 3, опорный генератор ПСП, г регистры сдвига (РС) 5, 11, 12, коммутатор 6, компараторы 7,8, формирователь 9, 10 порога, элементы 1-ШИ 13, 14, задающий генератор 5, блоки вычитания 16, 17 импульсов, делители частоты (ДЧ) 18, 19, элементы И 20, 21, счетный триггер 22 и счетчик 23 импульсов. ДЧ 19 определяет длительность интервала корреляции для корреляторов 2,3. С его выхода импульсы поступают на PC 5, который сдвигает их на такт. Импульсы , поступающие с PC 5, о бнуляют корреляторы 2, 3 и стробируют вычитание импульсов в блоках вычитания 16, 17. Если в конце интервала корреляции на выходе элемента ИЛИ 14 появится единичный потенциал,., это означает, что устройство засинхронизировалось по задержке и перешло в режим слежения. Для осуществления поиска прямой и инверсной ПСП введены блоки 6,9-14, 21-23, 2 ил. СО ел tsO 05 О5 4

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (11 4 Н 04 Ь 7/10

g(lPPPr ;g ц 1 ! t3,13

БНВЛЧО ЕЕА

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3974888/24-09 (22) 13.11,85 (46) 15.11.87. Бюл,. № 42 (71) Конструкторско-технологический центр Автоматизация и метрология" (72 ) Н,Е.Платонов (53) 621,394.662 (088,8) (56) Авторское свидетельство СССР

¹ 1088146; кл. Н 04 I. 7/00, 1983.

Авторское свидетельство СССР

¹ 1225033, кл. Н 04 Ь 7/00, 1983, (54) УСТРОЙСТВО СЛЕЖЕНИЯ 3А ЗАДЕРЖКОЙ ПСЕВДОСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ (57) Изобретение относится к технике передачи дискретной информации и позволяет расширить функциональные возможности путем обеспечения поиска как прямой, так и инверсной псевдослучайной по следовательно сти (ПСП) .

Устр-во содержит инвертор l,корреляторы 2, 3, опорный генератор ПСП, „„SU„„1352664 А1 регистры сдвига (РС) 5, l l 12 коммутатор 6, компараторы 7, 8, формирователь 9, IO порога, элементы

ИЛИ 1" 14, задающий генератор 15, блоки вычитания 16, 17 импульсов, делители частоты (ДЧ) 18, 19, элементы И 20, 21, счетный тригтер 22 и счетчик 23 ими .льсов. ДЧ 19 определяет длительность интервала корреляции для корреляторов 2, 3. С его выхода импульсы поступают на РС 5, который сдвигает их на такт ° Импульсы, поступающие с РС 5, обнуляют корреляторы ?, 3 и стробируют вычитание импульсов в блоках вычитания

16, 17. Если в конце интервала корреляции на выходе элемента ИЛИ 14 появится единичный потенциал, это означает, что устройство засинхронизировалось по задержке и перешло в режим слежения. Для осуществления поиска прямой и инверсной ПСП введены блоки 6,9-14, 21-23, 2 ил.

t 35

Изобретение относится к технике передачи дискретной информации, мо— жет быть использовано для систем передачи данных, использующих псевдослу ьайные последовательности (ПСП).

Целью изобретения является расширение функциональных возможностей путем обеспечения поиска как прямой, так и инверсной псевдослучайных последовательностей.

На фиг.1 представлена структурная электрическая схема устройства слежения за задержкой ПСП; на фиг.2 дискримнн ационная хар актери стика у стройства.

Устройство слежения за задержкой

ПСП содержит инвертор 1, первый и второй корреляторы 2 и 3, опорный генератор 4 ПСП, регистр сдвига 5, коммутатор 6, первый и второй компараторы 7 и 8, первый и второй формирователи 9 и 10 порога, первый и второй дополнительные регистры сдвига

11 и 12, первый и второй элементы

ИЛИ 13 и 14, задающий генератор 15, первьп» и второй блоки вычитания 16 и 17.импульсов, rrep»»b»»»» второй делиT-""=ëè частоты 18 и 19, первый и второй элементы И 20 и 21, счетный триггер 22 и счетчик 23 импульсов.

Устройство слежения эа задержкой

ПСП работает следующим образом, Входной сигнал, содержащий ПСП двоичных сигналов (M-последовательность), поступает непосредственно и через иьвертор 1 на соответствующие входы первого и второго корреляторов 2 и 3, на опорные входы которых поступают соответствующие опорные M-ïîñëåäoâàòåëüíîñòè с выходов опорного генератора 4, сдвинуть»е между собой на один такт. Формирование интервала корреляции заканчивается с приходом на обнуляющий вход первого и второго корреляторов 2 и 3 сигнала с выхода регистра сдвига 5.

Результат корреляции в момент, предшествующий обнулению, через коммутатор 6 подключается ко входам первого и второго компараторов 7 и 8, к опорным входам которых первый и второй формирователи 9 и 10 порога подключают в соответствии с сигналом управления, поступающим на их управляющие входы потенциал, соответствующий заданному порогу, соответствующему уровню корреляции. Дпя сигнала с выхода первого коррелятора 2 устанав2664 2

»0

»5

25

55 ливается верхний порог П 3 и нижний

П 2 (фиг.2), а для сигнала с выхода второго коррелятора 3 устанавливаются соответствующие пороги П 4 и П 1 (фиг,2). Если входной сигнал содержит M-последовательность в прямом коде и синфазную с опорной (фиг.2а), то первьп» компаратор 7 формирует на своем выходе единичный потенциал, означающий превышение порога, заданного формирователем 9 порога, Если входной сигнал содержит М вЂ последовательность, сипфазную с опорной, но в обратном коде (фиг. 2б), то второй компаратор 8 формирует íà своем выходе единичный потенциап, если результат корреляции ниже порога, заданного вторым формирователем 10 порога. Первый дополнительный регистр сдвига 11 запоминает состояние первого »» второго компараторов 7 и 8.

Затем аналогичным образом анализируется сигнал с выхода второго коррелятора 3 (фиг. 2 пунктирная линия).

Результат, второго сравнения также запоминается в первом дополнительном регистре il, при этом результаты пер ваго сравнения переписываются в третий и четвертый разряды первого дополнительного регистра сдвига 11.

Таким образом, перед моментом обнуления первого и второго корреляторов

2 и 3 на выходе разрядов первого дополнительного регистра сдвига 11 формируются сигналы результата сравнения с порогами П 1 — П 4. Эти сигналы по переднему фронту импульса, по.ступившего на тактовьп» вход второго дополнительного регистра сдвига

12, переписываются во второй дополнительньп» регистр сдвига 12. На выходе второго элемента ИЛИ 14 формируется 1, если разность фаз между опорной и принятой M-последовательностями находится в пределах отрезка АД (фиг.2), что означает захват синхронизации, На выходе первого элемента ИЛИ 13 формируется "1", если разность фаэ между опорной и прямой И вЂ последовательностя находится на отрезке СД (фиг.2). При этом не играет роли в прямом или обратном коде присутствует M-последовательность в принимаемом сигнале.

Когда на выходе второго элемента

ИЛИ 14 присутствует "0", что означает отсутствие синхронизации, устройство работает следующим образом.

13""664

lI(!(. и довательиость имиульcoB с задающег

l7 импульсов вычитает импульс с выхода второго элемента ИЛИ !4 из последовательности ТИ за период М-последовательности. Такие модифицированные ТИ, поступая на вход опорного генератора 4 ПСП, опорные M-последовательности сдвигаются относительно входной M-последовательности на один такт после каждого интервала корреляции.

Опорный генератор 4 ПСП формирует на выходе синхроимпульсы (СИ) длительностью, равной периоду ТИ и с периодом, равным периоду M-поспедовательности. Последовательность СИ поступает на второй делитель частоты

19, который и определяет длительность 30 интервала корреляции для первого и второго корреляторов 2 и 3. Импульсы с выхода второго делителя частоты 19 поступают на вход регистра сдвига 5, на выходе которого формируются импульсы с длительностью СИ, но сдвинутые на такт относительно импульсов, поступающих на вход регистра сдвига 5. Импульсы с выхода регистра сдвига 5 обнуляют первый 40 и второй корреляторы 2 и 3 и стро— бируют вычитание импульсов в первом и втором блоках вычитания 16 и 17 импульсов. Если в конце интервала корреляции на выходе второго элемен- 45 та ИЛИ 14 появился единичный потенциал, то это означает, что устройство засинхронизировалось по задержке и перешло в режим слежения. При этом второй блок вычитания 17 импульсов перестает вычитать импульсы, а опорный генератор 4 ПСП продолжает синхронно работать с входной М-последовательностью, В режиме слежения из за разницы в тактовых частотах опорная М вЂ последовательность продолжает медпенно сдвигаться по фазе относительно входной M — последовательности (фиг.2, А-С, . В резулы ате этого сдвига в момент, когда разность фаз достигнет значения, соответствующего т. С, на выходе первого элемента ИЛИ 13 появится 1", которая при условии нали— чия единичного потенциала на выходе второго элемента ИЛИ 14. обеспечит появление 1" на выходе первого элемента И 20, подключенного к управляющему входу первого блока вычитания

16 импульсов. По этому сигналу первый блок вычитания 16 вычтет из импульсной последовательности, поступившей на его вход, заданное количество импульсов. На дискриминационной характеристике (фиг.2) происходит возврат фазы из т, С в т. В.

В установившемся режиме устройство работает на участке СВ. Второй элемент И 21, счетный триггер 22 и счет— чик 23 импульсов предназначены для формирования сигналов управления коммутатором 6, первым и вторым формирователями 9 и 10 порога, первым и вторым дополнительными регистрами сдвига 11 и 12, Импульс с выхода второго делителя частоты 19 переводит счетный триггер 22 в единичное состояние по переднему фронту. Единичный потенциал с выхода счетного триггера 22, поступая на первый вход второго элемента И 21, делает возможным прохождение импульсов с выхода задающего генератора 15 на счетный вход счетчика 23 импульсов.

По переднему фронту сигналов, формируемых на выходе первого разряда счетчика 23 импульсов, происходит запоминание информации, присутствующей на входах первого дополнительного регистра сдвига 11. По потенциалу на выходе второго разряда счетчика 23 импульсов коммутатор 6 подключает к своему выходу первый или второй вход, а также управляет установлением порога первого и второго формирователей 9 и 10, Импульс, появившийся на выходе третьего разряда счетчика 23 импульсов, записывает информацию во второй дополнительный регистр сдвига 12, обнуляет счетчик 23 импульсов и счетный триггер 22.

В результате действия сильной помехи или кратковременного отключения питания синхронизация нарушает сяо и устройство вновь переходит в режим поиска.

1 35266li

<1> о р м у и а и з о б р е т е и и я устройство слежения з а з адержкой псе вдо случ айной последов ательно сти, содержащее последовательно соединен6 ные задающий генератор, первый блок вычитания импульсов, первый делитель частоты, второй блок вычитания импульсов, опорный генератор псевдослучайной последовательности (ПСП), второй делитель частоты и регистр сдвига, тактовый вход которого объединен с входом опорного генератора

ПСП, а выход регистра сдвига подключен к стробирующим входам первого и второго блоков вычитания импульсов и к обнуляющим входам первого и второго корреляторов, к опорным входам которых подключены соответствующие выходы опорного генератора ПСП, пер, .3 вые сигнальные входы первого и второго корреляторов объединены и являются входом устройств „который соединен с вторыми си гнальными входами первого и второго корреляторов через инвертор, к управляющему входу первого блока вычитания импульсов подключен выход первого элемента И, первый вход которого соединен с управляющим входом второго блока вы— читания импульсов, а также первый и второй компараторы,.о т л и ч а ю— щ е е с я тем, что, с целью расширения функциональных возможностей путем обеспечения поиска как прямой, 1г, так и инверсной псевдослучайных последовательностей, введены первый и второй формирователи порога, первый и второй дополнительные регистры сдвига, первый и второй элементы ИЛ11, «и счетчик импульсов, второй элемент И, счетный триггер и коммутатор, при этом выходы первого и второго корреляторов через коммутатор подключены к объединенным сигнальным входам первого и второго компараторов, к опорным входам которых подключены соответственно выходы первого и второго формирователей порога, выходы первого и второго компараторов подключены соответственно к первому и второму входам первого дополнительного регистра сдвига, к третьему и четвертому входам которого подключены соответственно первый и второй выходы первого дополнительного регистра сдвига, выходы которого подключены к соответствующим входам второго дополнительногоо ре ги стра сдвига, первый и второй выходы которого через первый элемент ИЛИ подключены к второму входу первого элемента И, к первому входу которого подключены третий и четвертый выходы второго дополнительного регистра сдвига через второй элемент ИЛИ, выход второго делителя частоты подключен к тактовому входу снетного триггера, выход которого и выход задающего генератора через второй элемент И подключены к тактовому входу счетчика импульсов, первый выход которого подключен к тактовому входу первого дополнительного регистра сдвига, второй выход— к управляющим входам коммутатора, первого и pTopoIQ формирователей IIo рога, а третий выход счетчика импульсов подключен к тактовому входу второго дополнительного регистра сдвига, к B-входам счетного триггера и счетчика импульсов, причем выход второго элемента ИЛИ является выходом устройства слежения за задержкой ПСП.

1352664 т4

73

Со ставит ель А, Андрианов

Редактор Н, Горват Техред А. Кравчук Корректор О. Кравцова

Заказ 5578/57 Тираж 636 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная ° 4