Устройство для формирования частотно-манипулированного сигнала в многоканальных системах связи

Устройство для формирования частотно-манипулированного сигнала в многоканальных системах связи

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи и обеспечивает повьшениё быстродействия и точности формирования. Устройство содержит коммутаторы 1 и 16, запоминающие блоки 2 и 3, генератор 4 тактовых импульсов, сумматоры 5 и 6, блок 8 сравнения по модулю два, блок 9 управления, оперативные запоминающие блоки 10-12, накопительный сумматор 17, ЦАП 18, фильтры 19. нижних частот. Вновь введены регистр 7 сдвига и три оперативных запоминающих блока 13-15.. 1 ил. (Л ел .4 4 СО иС

СОЮЗ СОВЕТСНИК

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 04 L 27/12 всисоюин

13,",)3 I

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ЬЕЬД @!1 ТЫ А

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4019393/24-09 (22) 07.02.86 (46) 23 ° 11.87. Бюл. и 43 (72) В.В. Светличный (53) 621.394.61(088.8) (5á) Авторское свидетельство СССР

В 1234992, кл. Н 04 L 27/12, 1984.

„.SU„„1354434 A1 (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ЧАСТ0ТН0-МАНИПУЛИРОВАННОГО СИГНАЛА В

МНОГОКАНАЛЬНЫХ СИСТЕМАХ СВЯЗИ (57) Изобретение относится к электросвязи и обеспечивает повышение быстродействия и точности формирования.

Устройство содержит коммутаторы 1 и

16, запоминающие блоки 2 и 3, генератор 4 тактовых импульсов, сумматоры 5 и 6, блок 8 сравнения по модулю два, блок 9 управления, оперативные запоминающие блоки 10-12, накопительный сумматор 17, ЦАП 18, фильтры 19. нижних частот. Вновь введены регистр

7 сдвига и три оперативных запоминающих блока 13-15. 1 ил.

1 135443

Изобретение относится к электросвязи и.может быть использова@о в системах передачи данных.

Цель изобретения — повышение быстродействия и точности формирования. б

На чертеже изображена структурная электрическая схема предлагаемого устройства.

Устройство для формирования частотно-манипулированного сигнала в многоканальных системах связи содержит первый коммутатор 1, первый 2 и второй 3 постоянные запоминающие блоки, генератор 4 тактовых импульсов, первый 5 и второй 6 сумматоры, регистр 7 сдвига, блок 8 сравнения по модулю два, блок 9 управления, .первый 10, второй 11, третий 12, четвертый 13, пятый 14 и шестой 15 оперативные запоминающие блоки, второй коммутатор 16, накопительный сумматор 17, цифроаналоговые преобразователи (ЦАП) 18, фильтры 19 нижних частот. 25

Устройство работает следующим образом.

Двоичные сигналы от И источников информации (не показаны) поступают на соответствующие информационные входы первого коммутатора 1.

Тактовые импульсы с первого выхода генератора 4 тактовых импульсов, имеющие частоту Fä, поступают на вход блока 9 управления, имеющего столько

35 адресов, сколько каналов обслуживается устройством. Поэтому каждый из источников информации опрашивается с частотой Р =Fр/N=1/Т, где Ы вЂ” число обслуживаемых каналов связи Т - ин- 40 тервал между отсчетами выходного ЧМ сигнала с ограниченным спектром.

В течение времени ь = — выборка

Fo 45 двоичного сигнала, от первых входов блока 9 управления поступающих на (адресные) управляющие входы первого коммутатора 1, поступает на первый вход постоянного запоминающего блока (ПЗБ) 3 на второй вход которого, синхронно с выборкой, поступает информация о скорости передачи в данном направлении с второго выхода блока 9 управления. С выходов ПЗБ 3 сформированное под воздействием управляющих сигналов ш-разрядное число, характеризующее приращение ЧМ сигнала за интервал Т, поступает на первые входы слагаемого первого сумматора 5. l

Одновременно с выхода оперативного запоминающего блока (ОЗБ) 10 на вторые входы второго слагаемого сумматора 5 поступает ш-разрядное число, характеризующее фазу ЧМ сигнала в предыдущий отсчет в этом же направлении.

В сумматоре 5 происходит суммирование ш-разрядных чисел первого и второго слагаемых, полученная ш-разрядная сумма, характеризующая текущую фазу ЧИ сигнала, поступает на входы ОЗБ 10 для записи.

Выборки двоичного сигнала с выхода первого коммутатора 1 поступают также на вход регистра 7 сдвига для записи . и на второй вход блока 8 сравнения по модулю два, на первый вход которого с выхода регистра 7 сдвига поступает выборка двоичного сигнала, соответствующая предыдущему отсчету двоичного сигнала этого же направления.

В случае различия полярностей (наличие изменения полярности посылки) на выходе блока 8 сравнения по модулю два формируется сигнал, устанавливающий по первому входу сумматор 6 в нулевое. состояние.

Сумматор б и ОЗБ 11 образуют N двоичных делителей с коэффициентом

Ь деления 2, работа которых идентична.

Состояние N;-ro делителя, характеризующее зону текущей двоичной посылки, выводится из ОЗБ 11 и поступает на вторые входы первого слагаемого сумматора 6, на третий вход второго слагаемого которого подается "1 .

Сумматор 6 суммирует эти числа и результат с его выхода записывается в

ОЗБ 11.

Выборки двоичного сигнала с выхода первого коммутатора 1 поступают на управляющий вход ОЗБ 1.2. Запись и продвижение выборок осуществляется с, частотой Fg, поступающей на сдвиговый вход ОЗБ 12. Каждый -й выход

ОЗБ 12 соединен с (i+1)-м входом, чем обеспечивается продвижение выборки двоичного сигнала по ОЗБ 12.

После N тактов частоты F записанная по управляющему входу выборка появляется на первом выходе ОЗБ 12.

После этого она поступает на второй вход ОЗБ 12 для записи и т.д. Записанная по первому входу выборка появляется на последнем ((р-1)И+1)-N выходе ОЗБ 12 через N(P-1) М тактов на интервале 9 производится аналогичным образом. и э о б р е т е н и я

Устройство для формирования частотно-манипулированного сигнала в многоканальных системах связи, содержащее генератор тактовых импульсов, первый выход которого соединен с входом блока управления, первые выходы которого подключены к управляющим входам первого коммутатора и цифроаналоговых преобразователей, сигнальные входы которых подключены к выходам накопительного сумматора, сигнальные входы которого подключены к выходам первого постоянного запоминающего блока, входы которого подключены к выходам второго коммутатора, тактовый вход которого подключен к второму выходу генератора тактовых импульсов, выход первого коммутатора соединен с первым входом второго постоянного запоминающего блока, выходы которого соединены с первыми входами первого сумматорами выходы которого соединены с входами первого оперативного запо-; минающего блока, выходы которого соединены с вторыми входами первого сумматора, блок сравнения по модулю два, второй сумматор, выходы которого соединены с входами второго оперативного запоминающего блока, третий оперативный запоминающий блок, при этом второй выход блока управления подключен к второму входу второго постоянного запоминающего блока, а выходы цифроаналоговых преобразователей подключены к входам соответствующих фильтров нижних частот, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия и точности формирования, введены четвертый, пятый и шестой оперативные запоминающие блоки и регистр сдвига, выход которого соединен с первым входом блока сравнения по модулю два, выход которого соединен с первым входом второго сумматора, вторые входы которого подключены к выходам второго оперативного запоминающего блока, к входам четвертого оперативного запоминающего блока и к первым сигнальным входам второго коммутатора, вторые сигнальные входы которого подключены к выходам первого оператив-: ного запоминающего блока и входам

3 1354434 частоты Р . Таким образом, в каждый момент времени на выходах ОЗБ 12 появляются PM выборок двоичных сигналов информации, относящихся к одному на- Ф о р м у л а правлению.

N выходов ОЗБ 11, n+m выходов

ОЗБ 10, а также 1,...,(М+1)-й, (2M+1)-й, ..., f(р-1) М+1)-й выходы

ОЗБ 12 подключены к соответствующим 10 входам ОЗБ 13-15, а также к соответствующим входам второго коммутатора 16.

В ОЗБ 13 и 15 происходит задерж- ка чисел ОЗБ 11 и 12 на 1 N тактов частоты F . В ОЗБ 14 происходит задержка чисел с выхода первого ОЗБ 10 на 21 N тактов частоты F

Выходы ОЗБ 13-15 подключены к .соответствующим входам второго комму- 2О татора 16.

Второй коммутатор 16 под воздействием частоты F, поступающей на его тактовый вход с второго выхода генератора 4 тактовых импульсов, первые 25 нолпериода частоты F подключает к соответствующим адресным входам вто рого ПЗБ 2 выходы первого ОЗБ 10-12, а вторые полпериода — выходы ОЗБ 13-15, Под воздействием сигналов, поступаю- 3О щих на (адресные) входы ПЗБ 2, на его выходах формируются m-разрядные числа, характеризующие реакцию фильтра на ЧМ сигнал соответствующей формы, которые затем суммируются накопи35 тельным сумматором 17 под воздействием управляющих сигналов, поступающих на его тактовые счетный и установочный входы с третьего и четвертого выходов генератора 4 тактовых импульсов.4О

Сформированные на выходе накопительного сумматора 17 отсчет ЧМ сигнала с ограниченным спектром в виде

m-.разрядного числа поступает на информационные входы всех ЦАП 18 °

Под воздействием сигнала с. соответствующего (адресного) выхода блока 9 управления, поступающего на (адресный) вход одного из ЦАП 18,ш-разрядная сумма, присутствующая на его входе, преобразуется им в аналоговый сигнал, который поступает на вход соответствующего фильтра 19 нижних частот для ограничения высокочасточ ных составляющих. Выходы фильтра 19 55 нижних частот являются выходами устройства.

Вычисление отсчета выходного ЧМ сигнала для следующего направления

6 1354434 8 пятого оперативного запоминающего ход первого коммутатора соединен с ,блока, .выходы котОрого соединены : входом регистра сдвига, с вторым вхос третьими сигнальными входами дом блока сравнения по модулю. два и второго коммутатора, четвертые " управляющим входом третьего запоминаю-. сигнальные входы которого под- щего блока, сигнальные входы котороключены к выходам третьего оперативно- . го подключены к соответствующим вхого запоминающего блока и входам шесто- дам шестого оперативного запоминаюго оперативного запоминающего блока, щего блока, при этом третий и четвервыходы которого соединены с пятыми 10 тый выходы генератора тактовых имсигнальными входами второго коммута-, пульсов подключены к соответствующим тора, шестые сигнальные входы которо- тактовым входам накопительного суммаго подключены к выходам четвертого тора, а третий вход второго сумматооперативного запоминающего блока, вы-, ра является опорным входом устройства.

Составитель О. Геллер

Редактор М. Бланар Техред И.Попович 1 орректоРИ. Муска

Заказ 5716/56 Тираж 636 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4