Устройство для регистрации информации

Устройство для регистрации информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано, например, для регистрации в автоматизированных системах обработки информации. Целью изобретения является повьшение быстродействия устройства. Для достижения поставленной цели в устройство введены блок памяти, счетчики адресов записи и считьшания и логические элементы , координирующие во времени работу устройства в режиме записи и считывания, что обеспечило прием информации от источника информации в высоком темпе, накопление ее и регистрацию с меньшей скоростью, что по пути обеспечило регистрацию информации , поступающей периодически со скоростью, превьшающей предельную скорость блока вьгоода. 1 з.п. ф-лы, 2 ил. Ш (Л о: ел СП СО ОС

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) Ai (51) 4 С 06 К 1/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3999295/24-24 (22) 27.12.85 (46) 30.11.87. Бюл. N- 44 (72) M.Â.Øêàäèí, А.M.Ïëèãèí и С.В.Геращенко (53) 681.327.11 (088.8) (56) Авторское свидетельство СССР

¹ 1013985, кл. С 06 К 1/05, 1981.

Авторское свидетельство СССР

¹ 1051551, кл. G 06 К 1/00, 1982. (54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ ИНФОРМАЦИИ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано, например, для регистрации в автоматизированных системах обработки информации. Целью изобретения является повышение быстродействия устройства. Для достижения поставленной цели в устройство введены блок памяти, счетчики адресов записи и считывания и логические элементы, координирующие во времени работу устройства в режиме записи и считывания, что обеспечило прием информации от источника информации в высоком темпе, накопление ее и регистрацию с меньшей скоростью, что по пути обеспечило регистрацию информации, поступающей периодически со скоростью, превышающей предельную скорость блока вывода. 1 s.ï. ф-лы, 2 ил.

1355984

Изобретение относится к автоматике и вычислительной технике и может быть использовано, например, для регистрации информации в автоматизированных системах обработки информации.

2 записи и счетчика 16 адресов считывания коды адресов записи и считывания подаются на блок 22 сравнения, на выходе которого формируется сигнал с уровнем "0" в том случае, если коды

Целью изобретения является увеличение быстродействия устройства.

На фиг,1 представлена функциональная схема устройства; на фиг.2— функциональная схема блока временного 10 согласования.

Устройство содержит блок 1 вывода информации, второй формирователь 2 импульсов, ключи 3, первый коммутатор 4, второй коммутатор.5, первый, второй, третий и четвертый элементы 6-9 задержки, первый и третий формирователи 10 и 11 импульсов, первый и второй элементы ИЛИ i2 и 13, дешифратор 14, счетчики 15, 16 и 17 циклов 20 регистрации, адресов считывания и записи, первый триггер 18, первый элемент И 19, регистр 20, блок 21 памяти, блок 22 сравнения, источник 23 информации, блок 24 временного согла- 25 сования (БВС), состоящий из элемента

25 задержки, триггеров 26-30, элементов И 31, 32, 33, формирователей

34 и 35 импульсов и элемента ИЛИ 36.

ЗО

Устройство работает следующим образом.

В начале цикла регистрации счетчики 15, 16 и 17, а также триггер 18 установлены в нулевое состояние. От источника информации в параллельном коде подается информация на информационные входы блока 21 памяти. На первый вход БВС 24 от источника 23 информации поступает импульс готовности. С первого выхода блока 24 сформированный импульс Запись" поступает на блок 21 памяти и осуществляет запись поступающего от источника информационного слова по нулевому адресу. Одновременно сигнал Запись" через элемент 9 задержки поступает на вход счетчика 17 адресов записи и увеличивает на его выходах значение кода адреса на единицу. С выхода счетчика 17 код адреса поступает через коммутатор 5 на адресные входы блока 21 памяти, подготавливая его для записи поступающего от источника информации очередного информационного слона. На втором выходе блока ?4 формируется сигнал готовности устройства к приему очередного информационного слова. С выходов счетчика 17 адресов поступающих на его входы адресов равны. Так как код на выходе счетчиков адресов записи увеличился, на выходе блока 22 сравнения сформирован сигнал с уровнем " 1", который одновременно поступает на первый вход эле-. мента 19 и на вход формирователя 11. .Формирователь 1 по перепаду из нуля в единицу формирует положительный импульс, который через элемент 13 поступает на нторой вход блока 24. С второго выхода блока 24 импульс "Запуск" поступает на второй вход элемента И 19, на первом входе которого присутствует сигнал с уровнем "1", поступающий с выхода блока 22 сравнения, Сигнал ". Запуск" в дальнейшем используется для управления чтением информации из блока 21 памяти и выводом ее на перфорационную ленту, С выхода элемента 19 сигнал поступает на вход элемента 8 задержки, а с его выхода — на управляющий вход коммутатора 5„ который коммутирует код адреса, поступающий на его второй вход со счетчика 16, на блок 20 памяти. В соответствии с коммутируемым кодом адреса производится считывание инфор= мации, записанной н блок 21 памяти, С выхода элемента 8 задержки сигнал

"Запуск" поступает одновременно на нход элемента 9 задержки и на первый вход триггера 18. С выхода элемента 7 задержки задержанный сигнал поступает на регистр 20 и служит для записи в него информационного слова из блока 21 памяти по предварительно установленному коду адреса. Сигнал, поступающий на триггер 18 с элемента 8 задержки, перебрасывает его в состояние, разрешающее запуск формирователя 2 синхроимпульсон до окончания перфорации измерительной информации построчно, начиная со старших разрядов и кончая младшими на перфоленте.

В начале цикла вывода информации счетчик 15 нахоцится в нулевом состоянии, разрешая прохождение старшего разряда измерительной информации на выход коммутатора 4. С выхода элемента 7 задержки задержанный сигнал "Запуск" поступает на первый вход элемента ИЛИ 12. Далее сигнал "Запуск", 1355984 разрешающий перфорацию старшего разряда в первой строке, проходит на вход формирователя 10 импульсов, с выхода которого поступает на вход элемента 6 задержки. Сформированный сигнал разрешения пробивки требуемой длительности поступает с выхода элемента 6 задержки на первый вход ключей 3, разрешая перфорацию старшего 1п разряда в первой строке. После перфорации первой строки импульс с формирователя 2 синхроимпульсов поступает на вход счетчика 15, устанавливая его в первое состояние и разрешая тем самым прохождение измерительной информации следующего разряда на выход коммутатора 4 ° Одновременно с переключением счетчика 15 из нулевого состояния в первое в дешифраторе 14 20 формируется перепад импульса разрешения запуска, который через элемент

ИЛИ 12 поступает на вход формирователя 10 импульсов. Сформированный импульс Запуск" проходит на вход эле- 25 мента 6 задержки, С выхода элемента

6 задержки сформированный сигнал "Запуск" требуемой длительности поступает на управляющий вход ключей 3, разрешая перфорацию следующего разряда 30 измерительной информации во второй строке перфоленты. После поступления импульса с формирователя 2 синхроимпульсов на вход счетчика 15 процесс повторяется до тех пор, пока счетчик

15 не придет в свое конечное сос- тояние, формируя тем самым в дешифI раторе 14 перепад импульса разрешения для записи младшего разряда измерительной информации. После перфорации последней строки информационно.;го слова счетчик 15 импульсов с формирователя 2 синхроимпульсов перебраI сывается снова в исходное (нулевое) состояние. При возвращении счетчи- 45 ка 15 в исходное (нулевое) состояние импульс с третьего выхода счетчика

15 поступает на второй вход триггера 18, перебрасывая его в нулевое состояние и прекращая тем самым работу формирователя 2 импульсов. Одновременно с третьего выхода счетчика 15 импульс поступает на второй. вход элемента ИЛИ 13, а также на вход счетчика 16 адресов считывания, изменяя на его выходе код адреса на единицу. Сигнал с выхода элемента ИЛИ 13 поступает на второй вход, блока 24.

Импульс с второго выхода последнего осуществляет запись в регистр 20 очередного информационного слова по адресу, определяемому счетчиком 16, и разрешает вывод его для перфорации.

Вывод информации производится до тех пор, пока коды адресов на выходах счетчиков адресов записи и чтения не станут равными. При равенстве кодов этих адресов блок 22 сравнения вырабатывает сигнал нулевого уровня и тем самым запрещает прохождение сигналов "Запуск", формируемых в блоке

24, через элемент И 19.

БВС 24 предназначен для временного согласования режимов работы устройства с блоком 21 памяти при записи и считывании информации.

При поступлении на первый и второй входы БВС 24 управляющих сигналов на первом и втором выходах формируются выходные сигналы, при этом независимо от временного соотношения прихода входных управляющих сигналов выходные сигналы формируются последо- вательно во времени, причем первым формируется сигнал на том выходе блока 24, для которого первым пришел входной управляющий сигнал на соответствующий вход. При одновременном поступлении входных сигналов очередность формирования выходных сигналов определяется состоянием триггера 30 в момент поступления входных сигналов.

Блок 24 работает следующим образом. В исходном состоянии первый и второй триггеры 26 и 27 обнулены. При поступлении сигнала "Готовность на первый вход БВС триггер 26 устаналивается в состояние "1". На выходе элемента ИЛИ 36 формируется перепад из нуля в единицу, запускающий формирователь 34 импульсов. Импульс с выхода формирователя 34, прошедший элемент 25 задержки, поступает на вторые входы триггеров 28 и 29, вторые входы элементов И 32 и 33 и вход формирователя 35 импульсов. Триггер

28 фронтом импульса с элемента 25 задержки устанавливается в состояние

"1" (соответствующее сигналу на первом входе триггера 28). При этом при наличии "1" на первом выходе триггера 30 на выходе элемента И 32 формируется сигнал, поступающий на первый выход блока 24 и на второй вход триггера 26. Спад сформированного импульса устанавливает триггер

1355984

26 в состояние "0". При наличии "0" на первом выходе триггера 30 и поступлении импульса готовности на первый вход триггера 26 формирователи

34 и 35 запускаются дважды, при этом первый импульс с выхода формирователя 35 проходит через элемент И 31 и устанавливает триггер 30 в состояние

"1", а второй импульс с формирователя 34 проходит элемент 25 задержки и 10 элемент И 32 и поступает на первый выход блока 24; второй импульс с формирователя 35 не проходит на вход триггера 30, так как к этому времени триггер 26 установлен в состояние 15

"0" и на выходе элемента И 31 — "0".

Последующие импульсы готовности, поступающие на вход триггера 26, приводят к формированию сигнала на первом выходе БВС при первом запуске 20 формирователя 34 при условии отсутст=вия управляющего сигнала на втором входе БВС. Формирование сигнала на втором выходе БВС 24 при поступлении сигнала на второй вход происходит аналогично рассмотренному выше.

БВС 24 позволяет осуществить асинхронное независимое обращение к блоку памяти при чтении и записи информации. 3Q

Таким образом, введение в устрой-" ство элементов управления режимами записи и чтения блока памяти и блока временного согласования позволяет регистрировать на перфоленте информацию, поступающую с неравномерным темпом от источника информации, и, таким образом, существенно повысить скорость регистрации информации от источника, сохраняя скорость работы блока вывода.

Формула изобретения

1. Устройство для регистрации 45 информации, содержащее блок вывода информации, информационные входы которого соединены с выходами ключей, последовательно соединенные первый элемент ИЛИ, первый формирователь им- 50 пульсов и первый элемент задержки, выход которого соединен с управляющими входами ключей, первьгй коммутатор, выходы которого соединены с информационными входами ключей, счетчик 55 циклов регистрации, вход которого соединен с выходам второго формиро= вателя импульсов, информационные выходы соединены с входами дешифратора и адресными входами первого коммутатора, а выход переполнения соединен с входом "Сброс" первого триггера, выход которого соединен с первым входом второго формирователя, вьгход дешифратара соединен с первым входом первого элемента ИЛИ, о т л и ч а ющ е е с я тем, что, с целью увеличения быстродействия устройства, оно содержит регистр, блок памяти, блок сравнения, второй коммутатор, второй, третий и четвертый элементы задержки, счетчики адресов записи и считывания, второй элемент ИЛИ, элемент И, третий формирователь импульсов и блок временного согласования, первый вход которого является входом "Готовность устройства,, второй вход блока временного согласования соединен с выходом второго элемента ИЛИ, первый выход является выходом устройства, второй выход соединен с входом записи блока памяти и через второй элемент задержки — с входом счетчика адресов записи, а третий выход блока временного согласования соединен с первым входом элемента И, информационные выходы счетчиков адресов записи и считывания соединены соответственно с информационными входами первой и вта= рай групп блока сравнения и второго коммутатора, информационные входы блока памяти являются информационными входами устройства, выходы саедичены с саответств лощими информационными входами регистра, а адресные входы — с соответствующими выходами второго коммутатора, выходы регистра соединены с соответствующими входами первого коммутатора, выход третьего элемента задержки соединен с управляющим входом регистра и с вторым входом первого элемента ИЛИ, выход элемента И соединен через четвертый элемент задержки с входом третьего элемента задержки, с управляющим входом второго коммутатора и с установочным входом триггера, выход переполнения счетчика циклов регистрации соединен с входом второго счетчика считывания и с первым входом второго элемента ИЛИ, выход блэка сравнения соеди— нен с входом третьего формирователя импульсов и с вторым входом элемента

И, выход третьего формирователя импульсов соединен с вторым входом второго элемента И, выход триггера соединен с управляющим входом блока вывода информации, второй вход первого

7 1355984 формирователя соединен с синкронизи- т рующим выходом блока вывода. т

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок временного 5 согласования содержит пять триггеров, элемент ИЛИ, три элемента И, два формирователя импульсов и элемент задержки, вход которого соединен с выходом первого формирователя импуль- 10 сов, а выход — с входом второго формирователя импульсов и с первыми входами первого и второго триггеров и второго и первого элементов И, первые входы третьего и четвертого триг- 15 геров являются соответственно первым и вторым входами блока, вторые входы соединены соответственно с выходами первого и второго элементов И,которые являются соответственно вторым и тре- 20 ьим выходами блока, выход третьего риггера соединен с первым входом элемента ИЛИ, с вторым входом первого триггера и является первым выходом блока, выход четвертого триггера соединен с вторыми входами элемента ИЛИ и второго триггера, выход элемента ИЛИ соединен с первыми входами первого формирователя импульсов и третьего элемента И, выход второго формирователя импульсов соединен с вторыми входами первого формирователя и третьего элемента И, выход которого соединен со счетным входом пятого триггера, вторые входы первого и второго элементов И соединены соответственно с выходами первого и второго триггеров, а третьи входы соединены соответственно с первым и вторым выходами пятого триггера.

1355984

Составитель Н.Миляев

Редактор И.Рыбченко Техред И.Попович

Корректор А. Обручар

Заказ 5795/43 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4