Устройство формирования сигнала обратной связи в стабилизированных преобразователях

Устройство формирования сигнала обратной связи в стабилизированных преобразователях

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электротехнике , в частности к стабилизированным преобразователям с переменным, выходным напряжением или током. Цель изобретения - повьппение точности. В устройстве осуществляется безьшер г ционное измерение среднего значения переменного напряжения или тока за счет введения блока выборки и хранения и блока управления им. 4 ил. V 00 СП О5 4 О

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11)

40 А1 (51) 4 Н 02 М 1/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOIVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ.(21) 3820029/24-07 (22) 05 ° 12.84 (46) 30.11.87.Бюл. У 44 (71) Специальное конструкторскотехнологическое бюро геофизической техники (72) Ю.А.Мордвинов и В.А.Захаров (53) 621.31 6.727 (088.8) (56) Кобзев А.В.Многоэонная импульсная модуляция. Новосибирск:Наука, 1979, с.230-234.

Авторское свидетельство СССР

9 935899, кл.G 05 F 1/44, 1978. (54) УСТРОЙСТВО ФОРМИРОВАНИЯ СИГНАЛА ОБРАТНОЙ СВЯЗИ В СТАБИЛИЗИРО-.

ВАННЫХ ПРЕОБРАЗОВАТЕЛЯХ (57) Изобретение относится к электротехнике, в частности к стабилизированным преобразователям с переменным. выходным напряжением или током. Цель изобретения — повьппение точности. В устройстве осуп(ествляется безынер-. ционное измерение среднего значения переменного напряжения или тока за счет введения блока выборки и хранения и блока управления им. 4 ип, Ъ

На фиг.! изображено устройство формирования сигнала обратной связи; нл фиг.2 — блок управления делите— лем частоты; на фиг.3 — преобразователь кодов; на фиг.4 — временные диаграммы работы устройства.

Устройство формирования сигнала обратной связи фиг.1, вход которо— го подключен к выходу силовой части стабилизированного преобразователя, а выход — к блоку управления стабилизированным преобразователем, содер— жит датчик I выходного напряжения и тока, состоящий из шунта 2, включенного в силовую цепь нагрузки, масштабного усилителя 3, входы которого подключены к шунту 2, блока 4 коммутации, к входам которого подключены выходы масштабного усилителя 3 и делителя 5 напряжения,. вход которого подключен к выходным выводам силовой части стабилизированного преобразователя, выпрямитель 6, выход которого соединен с первым входом цифроаналоговorо преобразователя ЦАП 7, а вход — с выходом блока 4 коммутации датчика 1 выходного напряжения и тока, высокочастотный задающий генератор 8, выходом подключенный к первому входу делителя 9 частоты, блок 10 управления дели телем частоты, входы которого соединены соответственно с выходами делителя 9 частоты, высокочастотного задающего генератора 8 и блока 4 коммутации, датчика 1 выходного напряжения и -.ока, а выход — с вторым входом делителя 9 частоты, преобразователь Il кодов, вход которого подключен к выходу делителя 9 частоты, а выход — к второму входу

ЦАП 7, блок 12 управления ключевым элементом, подключенный своими входами соответственно к выходу делителя

9 частоты и выходу высокочастотного

25

40

1

13

Изобретение относится к электротехнике, в частности к стабилизированным преобразователям с переменным выходным напряжением или током различной формы.

Целью изобретения является расширение функциональных возможностей и повышение точности устройства формирования сигнала обратной связи в стабилизированных преобразователях с переменным выходным напряжением или током. задающего генератора 8, ключевой элемент 3, один вход которого соединен с выходом ЦАП 7, а второй — с выходом блока 12 управления ключевым

5 элементом, блок 14 выборки и хранения информации, входом подключенный к выходу ключевого элемента 13, и усилитель 15, вход которого соединен с выходом блока 14 выборки и хранения, а выход — с входом блока управления стабилизированным преобразователем.

Блок 10 управления делителем частоты фиг.2 содержит амплитудный компаратор 16, вход которого подключен к выходу датчика 1 выходного напряжения и тока, первый одновибратор

17, входом соединенный с выходом амплитудного компаратора 16, цепь из последовательно соединенных инвертора 18 и второго одновибратора 19, вход которого подключен к выходу ам плитудного компаратора 16, логический элемент ИЛИ 20, первый вход которого соединен с выходом первого одновибратора 17, а второй — с выходом цепи, состоящей из последовательно соединенных инвертора 18 и второго одновибратора 19, IK-триггер 21, выходом подключенный к входу делителя

9 частоты, К-вход которого соединен с выходом логического элемента

ИЛИ 20, С-вход — с выходом высокочастотного задающего генератора 8, а I — вход — с выходом дешифратора 22, который входом подключен к выходу делителя 9 частоты.

На фиг.3 представлены преобразователь 11 кодов, состоящий из программируемого постоянного запоминающего устройства 23, которое своими входами подключено к выходу делителя 9 частоты, а выходами — к входу

ЦАП 7, и блок 12 управления ключевым элементом, содержащий первый дешифратор 24, входы которого подключены к выходу делителя 9 частоты, второй дешифратора 25, входами под-. ключенный к выходу делителя 9 частоты, и IK-триггер 26, выход которого соединен с входом ключевого элемента 13, I-входом IK-триггер 26 подключен к выходу первого дешифратора

24, С-входом — к выходу высокочастотного задающего генератора 8, а К-входом — к выходу второго дешифрато-. ра 25.

На фиг.4 изображены временные диаграммы на отдельных элементах

n-I м,р ст,р

50 где f — частота изменения младМ,р шего разряда делителя 9 частоты;

f — частота изменения старшест,п

r о раз ряда, s нач ение

55 которой выбирается примерно равным частоте выходного напряжения и тока;

n — число разрядов делителя 9 частоты.

3 13561 устройства формирования сигнала обратной связи в стабилизированных преобразователях с переменным выходным напряжением и током. Здесь обоз-.. начено: 27 — напряжение на выходе датчика 1 выходного напряжения и тока, которое одинаково по форме и пропорционально по величине выходному напряжению или току стабилизированного преобразователя; 28 — нап- 10 ряжение на выходе выпрямителя 6;

29 — выходное напряжение амплитудного компаратора 16, расположенного в блоке 10 управления делителем частоты, полученное путем сравнения на 15 входах амплитудного компаратора 16 напряженкя 27 с нулевым уровнем напряжения U,; 30 — напряжение на выходе логического элемента ИЛИ 20, включенного в блок 10 управления де- 20 лителем частоты, поступающее на

К-вход IK-триггера 21, расположенного в том же блоке; 31 — напряжение на выходе первого дешифратора 24, расположенного в блоке 12 управления ключевым элементом, которое поступает на I-вход IK-триггера 26;

32 — напряжение на выходе второго дешифратора 25 блока 12 управления ключевым элементом, поступающее на 30

К-вход IK-триггера 26; 33 — напряжение на выходе дешифратора 22 блока 10 управления делителем частоты, поступающее на I-вход IK-триггера

21; 34 — напряжение на выходе бло- 35 ка 10 управления делителем частоты;

35 — напряжение на выходе блока 12 управления ключевым элементом, которое поступает на управляющий вход ключевого элемента 13; 36 — выходное 40 напряжение устройства формирования сигнала обратной связи в стабилизированных преобразователях с переменным выходным напряжением и током.

Устройство работает следующим образом.

Частота импульсов, которые выдает высокочастотный задающий генера-. тор 8, выбирается намного вьппе частоты выходного напряжения и тока.

Чем выше частота высокочастотного задающего генератора 8, тем вьппе точность воспроизведения сигнала обратной связи. Во избежании временного дрейфа и нестабильности рабочей частоты высокочастотный задающий генератор 8 выполнен на базе кварцевого резонатора. Сигнал с высоко40 4 частотного задающего генератора 8 поступает на вход делителя 9 частоты, выполненного по схеме и-разрядного двоичного счетчика импульсов.

Частота импульсов старшего разряда на выходе счетчика выбирается примерно равной частоте выходного напряжения (тока) стабилизированного преобразователя, а общее количество разрядов задает максимальное время преобразования ЦАП 7. Таким образом на выходе делителя 9 частоты получается п-разрядный двоичный код, который подключен к соответствующим адресным входам преобразователя 11 кодов, собранного на программируемом постоянном запоминающем устройстве. С выходов преобразователя 11 кодов на цифровые входы m-разрядного, умножающего ЦАП 7 поступает m-разрядный двоичный код, а вместо постоянного опорного напряжения на,соответствующий вход ЦАП 7 подается напряжение

28 с выхода выпрямителя 6, на вход которого поступает напряжение 27, являющееся выходным напряжением блока 4 коммутации датчика 1 выходного напряжения и тока. В зависимости от того, что необходимо стабилизировать, на выпрямитель 6 поступает сигнал, пропорциональный выходному напряжению, снимаемый с выхода делителя 5 напряжения, либо сигнал, пропорциональный выходному току, поступающий с выхода масштабного усилителя 3. Масштабный усилитель 3 vcyществляет усиление сигнала, снимаемого с шунта 2.

Выбор ЦАП 7 ведется следующим образом.

Зная количество разрядов на выходе делителя 9 частоты, можно определить частоты изменения младшего разряда делителя 9 частоты из формулы

5 135

Затем определяют период изменения младmего разряда делителя 9 частоты, так устанавливают максимальное время преобразования ЦАП 7. Период изменения младшего разряда делителя 9 частоты является шагом измерения выходного напряжения и тока.

Допустим, что в момент времени

t, (фиг.4) амплитуда выходного напряжения (или тока) 27 равна нулю и в тот же момент формируется импульс в блоке 10 управления делителем частоты, разрешающий запуск счетчика импульсов делителя 9 частоты, в момент

t< на выходе счетчика импульсов делителя 9 частоты появляется первый и-разрядный двоичный код, который характеризует первый интервал измерения t — t и поступает на адресные входы программируемого постоянного запоминающего устройства

23 преобразователя 11 кодов. Этот код обеспечивает в момент на цифровых входах ЦАП 7 максимальный и-разрядный двоичный код с номером 2, при помощи которого на выход

IQQI 7 "пропускается" участок синусоиды с напряжением 28 в интервале времени t — t, среднее значение которого равно U,. Далее напряжение .с выхода ЦАП 7 через открытый ключевой элемент 13 поступает в блок 14 хранения информации, выполненный на базе накопительного конденсатора, а затем через усилитель 15 — в блок управления стабилизированным преобразователем. В интервале времени с делителя 9 частоты на входы преобразователя ll кодов поступает второй и-разрядный двоичный код.

Зная закон изменения выходного напряжения (тока) во времени и величину шага между двумя точками измерения t и и, можно определить какой должна быть величина среднего значения идеального выходного напряжения 27 между. точками измерения и t> с помощью формулы

v = — — — — — l v(t)at (2) ср

У

itt

1 где U — в еличина с реди ег о з нач еср ния напряжения между двумя точками измерения отстоящими друг от друга на расстоянии шага измерения;

U(t)- закон изменения выходного напряжения (тока)во времени;

N = — — )

К„ (3) N . .— номер m-разрядного двоич\ ного кода, соответствующего моменту времени t<, причем i дискретно изменяется от О до и с частотой младшего разряда делителя

9 частоты; — разрядность ЦАП 7; — коэффициент, характеризующий частное от . деления среднеrо значения выходного напряжения 27 между точками t и t„ и среднего значения этого напряжения (тока) в интервале времени t, — tz. где

30 ш

К;

Коэффициент К. определяется по формуле

vcr ; — ti+iJ

v, (t,— t.,) (4) 45 где V (t -г. ) — среднее значение

Ср выпрямленного выходного напряжения 27 в интервале времени э

V t t — t 1 — величина среднего ср значения выходного напряжения 27 между точками измерения i и i+1.

Аналогично с помощью, формул (3) и (4) находят m-разрядные двоичные коды, соответствующие моментам време50

6l 40

6 момент времени, соответjФ( ствующий (i+! )-й точке измерения, где 1 изменяется от

Одоп; момент времени, соответствующий i-й точке измерения.

Получив величину среднего значения выходного напряжения 27 в интервале времени t — t при идеальной форме выходного напряжения 27 опре— деляем с последующим округлением до ближайшего значения m-разрядного ко да номер m-разрядного двоичного ко15 да, соответствующего второму и-разрядному коду делителя 9 частоты, который необходимо подать на цифровые входы ЦАП 7 в момент времени t — t с выхода преобразователя 11 кодов

2р по формуле

6! 40

7 135 ни t>- t, t - t ti — 1„<, которые подаются в последующие интервалы времени на цифровые входы ЦАП 7, обеспечивая тем самым на выходе ЦАП 7 напряжение, величина среднего значения которого равна среднему значению выпрямленного напряжения 28 в момент t„- t . Любое отклонение формы или величины выходного напряжения

27 фиксируется путем отклонения выходного напряжения ЦАП 7 от постоянного уровня U<. Напряжение с выхода цифроаналогового преобразователя 7 через ключевой элемент 13 поступает в блок 14 хранения информации,- выход которого через усилитель 15 подсоединен к входу блока управления стабилизированным преобразователем.

Для получения. достоверной информации о состоянии выходного тока при использовании устройства в стабилизаторах переменного тока, работающих на нагрузку с меняющимся соз(„,в устройство введены блок 10 управления делителя частоты, который в конце каждого полупериода выходного напряжения или тока в момент времени

tz-(t - t< ) обнуляет счетчик импульсов делителя 9 частоты, а в момент перехода выходного напряжения 27 через нуль запускает счетчик импульсов делителя 9 частоты, тем самым обеспечивая независимость контроля за величиной и формой выходного тока от величины cosP Кроме того, блок

12 управления ключевым элементом осуществляющий управление ключевым элементом 13, обеспечивает в момент времени „ включение ключевого элемента 13 и подключает выход ЦАП 7 к блоку 14 хранения информации, а в момент времени t„-(t - t< ) закрыва— ется, предотвращая разряд накопительного конденсатора в блоке 14 хранения информации, обеспечивая тем самым хранение информации о состоянии выходного напряжения и тока до момента t< следующего полупериода выходного тока.

Блок 10 управления делителем частоты (фиг.2) работает следующим образом.

С выхода датчика 1 напряжения и тока напряжение 27 (фиг.4) поступает на прямой вход амплитудного компаратора 16, на инверсный вход которого подано нулевое напряжение U „ =

О. На выходе амплитудного компаратора 16 получают напряжение 29 прямоугольной формы с периодом, равным периоду выходного напряжения или то- ка. Это напряжение поступает на вход первого одновибратора 17, который формирует импульсы положительной полярности по фронту выходного напряжения 29 амплитудного компаратора 16, и на вход цепи, состоящей из последовательно соединенных инвертора 18 и второго одновибратора 19. Последний формирует импульсы положительной полярности по срезу выходного напряжения 29 амплитудного компаратора 16.

Выходы соответственно первого 17 и второго 19 одновибраторов подклю— чены к логическому элементу ИЛИ 20, на выходе которого формируется сум-. марное напряжение 30. Передний фронт каждого импульса напряжения 30 совпадает с моментом перехода выходного напряжения или тока 27 через нуль.

С выхода логического элемента ИЛИ 20 напряжение 30 поступает на К-вход

IK — триггера 21, на С-вход которого подается сигнал с высокочастотного задающего генератора 8. С выхода дешифратора 22, на вход которого поступает и-разрядный двоичный код делителя 9 частоты, в момент времени „ †(tp- <) каждого полупериода выходного напряжения 27 на I-вход

IK-триггера 21 поступают импульсы напряжения 33, а с выхода IK-триггера 21 снимается напряжение 34, которое является выходным сигналом блока 10 управления делителем частоты.

Это напряжение подается на вход обнуления счетчика импульсов делителя

9 частоты, чем достигается выключение счетчика в моменты „-(, — t< ) каждого полупериода выходного напряжения 27 и включение его в моменты периода выходного напряжения <,или тока} через нуль.

Преобразователь 11 кодов (фиг.3) собран на основе программируемого постоянного запоминающего устройства 23. Запись информации в него производится на основе расчетов, сделанных по формулам (1) — (4). Преобразователь 11 кодов выдает на выходе m-разрядный двоичный код, поступающий на цифровые входы ЦАП 7, соответствующий вполне определенному и-разрядному двоичному коду, который поступает на адресные входы програм9 3561 мируемого постоянного запоминающего устройства 23 преобразователя 11 кодов с выхода делителя 9 частоты.

Блок 12 управления ключевым эле5 ментом (фиг.3) работает следующим образом.

С выхода делителя 9 частоты и-разрядный двоичный код поступает на входы соответственно первого 24 )p и второго 25 дешифраторов. С выхоЭ да первого дешифратора 24 в момент времени каждого полупериода выходного напряжения 27 на I-вход IK-триг-. гера 26 подается положительный им- 15 пульс напряжения 31, а с выхода второго дешифратора 25 в момент времени tn-(t, — tz) каждого полупериода выходного напряжения тока) 27, на

К-вход IK-триггера 26 подается напря- 20 жение 32. На С-вход IK-триггера 26 поступают сигналы с выхода высокочастотного задающего генератора 8, в результате чего с выхода ХК-триггера 26, являющегося выходом блока 26

12 управления ключевым элементом, снимается напряжение 35, которое включает в момент времени t ключе." вой элемент 13, обеспечивая тем самым поступление сигнала обратной 30 связи с выхода ЦАП 7 на блок 14 хранения информации и далее через усилитель 15 — в блок управления стабилизированным преобразователем., В момент времен" " z- (t tz ) a oro 35 полупериода выходного напряжения

27 ключевой элемент 13 выключается, обеспечивая тем самым совместно с блоком 14 хранения информации, хранение записанной в момент t„-(t, — t. ) 4p информации до момента времени t, следующего полупериода выходного напряжения 27.

Таким образом, предлагаемое устройство позволяет бызынерционно из- 4б мерять среднее значение переменного напряжения или тока в интервале времени от t, до t -(— t ),что позволяет применять его в стабилизированных преобразователях переменного напряжения или тока.

Формула изобретения

Устройство формирования сигнала обратной связи в стабилизированных

10 преобразователях с переменным выходным напряжением, содержащее последовательно соединенные стабилизированный задающий генератор, делитель частоты, преобразователь кодов, циф- . роаналоговый преобразователь, к умножающему входу которого через выпрямитель подключен датчик выходного параметра преобразователя, о т— л и ч а ю щ е е с я тем, что, с целью повышения точности, оно снабжено блоком выборки и хранения, блоком управления, блоком выборки и хранения, блоком управления делителя частоты, содержащим амплитудный компаратор, первый одновибратор, инвертор, второй одновибратор, элемент ИЛИ, IK-триггер и дешифратор, причем вход амплитудного компаратора соединен с выходом датчика выходного параметра преобразователя, вход первого одновибратора подключен к выходу амплитудного компаратора, выход — к первому входу элемента ИЛИ, выход амплитудного компаратора через последовательно соединенные инвертор и второй одновибратор соединен с вторым входом элемента ИЛИ, К-.,С-,I-входы IK-триггера подключены соответственно к выходам элемента

ИЛИ, стабилизированного задающего генератора и дешифратора, входы которого подключены к выходам делителя частоты, выход IK-триггера подключен к установочному входу делителя частоты, блок управления блоком выборки и хранения цыполнен в виде первого дешифратора, второго дешифратора и

IK-триггера, причем входы первого и второго дешифраторов соединены с выходами делителя частоты, выходы первого и второго дешифраторов подключены соответственно к I и К-входам

IK-триггера. С вход которого соединен с выходом стабилизированного задающего генератора, выход IK-триггера подключен к управляющему входу блока выборки и хранения, информационный вход которого подключен к выходу цифроаналогового преобразователя, а выход блока выборки и хранения является выходом устройства формирования сигнала обратной связи.! 356l 40

1356140

pz

Составитель В . Придатк ов

Редактор Н.Слобадяник Техред А.Кравчук Корректор А.Тяско

Заказ 5806/50 Тираж 659

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Подписное

Производственно-полиграфическое предприятие, г.Ужгород, ул. Проектная 4