Микропроцессорное устройство для управления вентильным преобразователем

Микропроцессорное устройство для управления вентильным преобразователем

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электротехнике и может быть использовано для импульсно-фазового управления преобразователями частоты. Целью изобретения является расширение функциональных возможностей. Введение в устройство многоканального блока ввода дискретных пассивных сигналов и многоканального блока формирования заданий и коэффициентов позволяет сократить количество аппаратуры микг ропроцессорного вычислительного блока. Наличие в нем средств для ввода большого количества технологической информации дает возможность реализовать функции технической диагностики , осуществить ввод управляющих воздействий, реализовать эффективные алгоритмы управления. 1 з.п. ф-лы, 8 ил., 5 табл.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51)4 Н 02 М 7/155

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4017741/24-07 (22) 28.11.85 (46) 30.11.87. Бюл. У 44(72) В.П.Погорелов (53) 621.316,727(088,8) (56) Авторское свидетельство СССР

У 1146781, кл. Н 02 P 11/00, 1985.

Авторское свидетельство СССР

Ф 1206951, кл. Н 02 Р 13/16, 1986. (54) МИКРОПРОЦЕССОРНОЕ УСТРОЙСТВО

ДЛЯ УПРАВЛЕНИЯ ВЕНТИЛЬНЫИ ПРЕОБРАЗОHAT EJII",M (57) Изобретение относится к электротехнике и может быть использовано для импульсно-фазового управления преобразователями частоты. Целью

„„SU„» 1356155 А1 изобретения является расширение функциональных возможностей. Введение в устройство многоканального блока ввода дискретных пассивных сигналов и многоканального блока формирования заданий и коэффициентов позволяет сократить количество аппаратуры мик-. ропроцессорного вычислительного блока. Наличие в нем средств для ввода большого количества технологической информации дает возможность реализовать функции технической диагностики, осуществить ввод управляющих воздействий, реализовать эффективные алгоритмы управления. 1 з.п. ф-лы, 8 ил., 5 табл.

)356155

Изобретение относится к электротехнике, а именно к устройствам импульсно-фазового управления вентильными преобразоватепями частоты, работающими от трехфазной сети перемен5 ного тока, с использованием методов цифровой обработки информации, и может быть применено в реверсивном электроприводе постоянного тока,.

Цель изобретения — расширение функциональных возможностей путем увеличения количества вводимых и выводимых в параллельном коде сигналов..

На фиг. 1 приведена функциональная схема микропроцессорного устройства для управления вентильным преобразователем — циклоконвертером; на фиг. 2 †принципиальная схема блока нуль-органов и регистратора Полярно20 стей фаз; на фиг, 3 — Аункциональная .схема блока ввода пассивных дискретных сигналов; на фиг. 4 — принципиальная схема дешифратора адреса канала вводимой инАормации; на Аиг, 5 временные диаграммы обмена сигналами блока ввода дискретных пассивных сигналов и параллельного интерфейса; на фиг. 6 — временные диаграммы обмена сигналами блока нуль-органов и регистратора полярностей фаэ и параллельно30 го интерАейса; на Аиг. 7 — временные диаграммы напряжений и токов, поясняющие работу устройства; на фиг. 8 структурные схемы алгоритмов основной части управляющей программы и под-35 программ обслуживания прерываний.

На фиг. 1-4 приняты следующие обозначения. 1 — задающий генератор тактовых импульсов, 2 — микропроцессорный вычислительный блок (микрокомпьютер, микроЭВИ), 3 — программно-задающий блок оперативного запоминающего устройства и постоянного запоминающего устройства (ОЗУ и ПЗУ); 4 — микропроцессор; 5 — вход прерывания мик- 45 ропроцессора от блока нуль-органов и регистратора полярностей фаз и блока о регистрации нуля и полярности тока нагрузки; 6 — вход прерывания микропроцессора от блока счетчиков; 7 — 50 блок управления устройствами вводавывода; 8 — канал связи с устройствами ввода-вывода; 9 — параллельный интерфейс; 10-12 — шины управления, адреса и данных соответственно; 13— большая интегральная схема (БИС) регистрового арифметико-погического устройства; 14 — устройство управляющей памяти; .15 — БИС управления выполнением операций; 16 — интерАейс связи микропроцессора с каналом шин адреса, данных и управления; 17—

16-битный информационный вход парал- лельного интерАейса; 18 — 16-битный информационный выход параллельного интерфейса; 19 и 20 — управляющие выходы импульсных сигналов Ввод

11 ll и "Вывод" параллельного интерфейса соответственно; 21 — вход "Требование" параллельного интерфейса; 22— блок распределения и усиления отпирающих импульсов; 23 — информационный вход блока распределения и усиления отпирающих импульсов, 24 — блок нуль-органов и регистратора полярностей фаз; 25-27 — основные входы блока 24; 28 — вход считывания блока

24; 29 — вход импульсного сигнала

"Нуль тока нагрузки" блока 24 (сигнал Zl); 30 — инАормационный выход блока 24; 31 — выход сигнала прерывания олока 24; 32 и 33 — дополнительные входы логических сигналов

"Адрес включаемого моста" и "Ток нагрузки" соответственно блока 74; 34 блок счетчиков тактовых импульсов;

35 — вход тактирования блока счетчиков; Зб — выход блока счетчиков; 37 инАормационный вход блока счетчиков;

38 и 39 — входы управления блока счетчиков; 40 — блок регистрации нуля и полярности тока нагрузки; 4143 — сетевые входы блока 40; 44 и

45 — нагрузочные входы блока 40;

46 — выход импульсного сигнала Z)

"Нуль тока нагрузки", 47 — выход логического сигнала 1С "Адрес включаемого моста", 48 — выход логического сигнала AM "Ток нагрузки", 49 блок ввода дискретных пассивных сигналов; 50 и 51 — входы управления блока 49; 52 — информационный выход блока 49; 53 — адресный информационный вход блока 49; 54-57 — сигнальные информационные входы блока 49;

58-61 — однопроводные управляющие выходы блока 49; 62 — блок формирования заданий и коэффициентов; 63 и 64 — информационные выходы блока

62; 65 и 66 — однопроводные управляющие входы блока 62; 67 — аналогоцифровой датчик сигнала. обратной связи с гальванической развязкой; 68 и

69 — аналоговые входы датчика 67;

70 и 71 — вход управления и многобитный информационный выход датчика

67 соответственно; 72-77 — каналы преобразования информации о состоя1356155

3 нии полярностей фаз напряжений трехфазной питающей сети; 78, 80, 82, 84, 86, 88 — нуль-органы; 79, 81, 83, 85, 87, 89 — формирователи импульсов синхронизации; 90 — трехфазный разделительный трансформатор;

9l — управляемый клапан передачи информации; . 92 — семивходовый логический элемент И-НЕ; 93 — D-триггер с установочным входом; 94 и 95 — 10 двухвходовые логические элементы И;

96 — q-битный дешифратор адреса канала вводимой информации; 97 — вход управления q-битного дешифратора 96;

98 — 16 шин приема дискретной информации; 99 — D-триггер с входом сброса; 100 — выходной регистр на

D-триггерах; 101 — вход стробирования выходного регистра 102 — микросхема стробируемого дешифратора на

l6 направлений; 103 — узел задания адресов; 104 — двухвходовый логический элемент И; 105-110 — логические инверторы.

На фиг. 5-8 обозначено: 25

AM — логический сигнал "Адрес включаемого моста ;

LC — логический сигнал "Ток нагрузки";

U „0 — импульсы синхронизации блока нуль-органов (БНО) и регистратора полярностей фаз (РПФ);

1 яв ъ1, дс Н вс П вя «1 ся 11св напряжения трехфазной питающей сети; — выходное напряжение вентильного преобразователя;

35 сч.А, сч.В, сч.С вЂ” счетчики А, В, С блока счетчиков тактовых импульсов:

is, -is токи вентилей моста Ml токи вентилей моста М2. 4О

Устройство предназначено для цифрового микропроцессорного управления вентильным преобразователем частоты— циклоконвертером. Силовая часть циклоконвертера (фиг. 1) содержит два шестивентильных моста (комплекта) Мl и М2 включенных встречно-параллельно нагрузке через защитные токоограничивающие реакторы. Пиклоконвертер питает в общем случае активно-индуктивную

50 с противоЭДС нагрузку, преобразуя энергию трехфазной сети переменного напряжения 11, с частотой f., в напряжение U с частотой f. . Управляющие электроды вентилей (тиристоров) присоединены к соответствующим выходам блока распределения отпирающих импульсов устройства.

Устройство содержит задающий генератор 1 тактовых импульсов, микропроцессорный вычислительный блок 2, включающий в себя программно-задаю-. щий блок 3, микропроцессор 4 с двумя входами 5 и 6 прерывания, блок 7 управления внешними устройствами ВВО» да-вывода информации, связанный с последними через канал 8 связи, и параллельный интерфейс 9, связанные между собой шинами 10 управления, шинами 11 адреса и шинами 12 данных, Микропроцессорный вычислительный блок 2 представляет собой программируемое, управляющее в реальном масштабе времени специализированное вычислительное устройство. В качестве такого вычислительного блока может быть также использована миниатюрная вычислительная машина (микроЭВМ, микрокомпьютер), выполненная на основе какого-либо конкретного микропроцессорного набора.

Микропроцессоры и микроЗВМ, оперирующие 16-битными словами (? байта), являются достаточно экономичными по аппаратурным затратам и обеспечивают достаточно высокую точность управления.

Программно-задающий блок 3 представляет собой сочетание постоянного (или перепрограммируемого) запоминающего устройства (ПЗУ) и оперативного запоминающего устройства (ОЗУ) и служит для хранения программы работы, констант и переменных данных, получаемых от внешних устройств и в результате вычислений.

Микропроцессор 4 (например, типа

К581) состоит из стандартных узлов:

БИС регистрового арифметико-логического устройства 13, устройства 14 управляющей памяти, БИС 15 управления выполнением операций и интерфейса 16 согласующего устройства для связи микропроцессора с каналом шин адреса, даннйх и управления. В состав БИС )5 управления выполнением операций входит система прерывании микропроцессора, которая имеет два входа 5 и 6 в виде отдельных шин. Работа основной программы устройства может быть прервана либо от воздействия блока 24 (от нуль-органов) по входу 5,либо от блока 34 программно-управляемых счетчиков по входу 6. При этом микропроцессор переходит на соответствующую подпрограмму обслуживания прерывания.

13561

Параллельный интерфейс 9 имеет .16-битные информационные вход 17 и выход 18, управляющие выходы импульсных сигналов "Ввод" 19 и Вывод" 20 и вход "Требование" 21, связанный с первым входом 5 прерывания микропроцессора 4.

Устройство также содержит блок 22 распределения и усиления отпирающих импульсов, выходы которого преднаэ- 10 начены .для подключения к управляющим электродам вентилей Вl...В6 и

Вl ....Вб преобразователя, а информационный вход 23 подсоединен к информационному выходу 18 параллель- 15 ного интерфейса 9, блок 24 нуль-органов и регистратора полярностей фаз трехфазной питающей сети, оСновные входы 25-27 которого подсоединены к клеммам питающей сети, содержащий . 20 вход 28 считывания, вход 29 импульсного сигнала "Нуль тока нагрузки", информационный 30 и импульсный 31 выходы, и два дополнительных входа 32 и 33 логических сигналов. Кроме того, устройство содержит блок 34 счетчиков тактовых импульсов с входом 35 тактирования, подключенным к выходу задающего генератора !„ импульсным выходом 36, подключенным к второму входу 6 прерывания микропроцессора 4, информационным 37 и двумя управляющими входами 38 и 39 и блок

40 регистрации нуля и полярности тока нагрузки с тремя входами 41-43, 35 подсоединенными к клеммам питающей сети, двумя входами 44 и 45, подключенными к клеммам нагрузки преобразователя, выходом 46 импульсного сигнала "Нуль тока нагрузки", соединенным с входом 29 блока 24 нуль-органов и регистратора полярностей фаз, и выходами логических сигналов "Tom нагрузки" 48 и "Адрес включаемого моста" 47.

Для осуществления возможности ввода различных цифровых сигналов задания и обратной связи и ввода изменяемых настроечных коэффициентов устройство снабжено многоканальным блоком 49 ввода дискретных пассивных

50 сигналов с двумя входами 50 и 51 управления, 16-битным информационным выходом 52, одним адресным 53 и п сигнальными 16-битными информационными входами 54-57, и управляющими однопроводными 58-61 выходами и многоканальным блоком 62 формирования заданий и коэффициентов с 1 информа55 6 ционными 16-битными выходами 63 и 64 и 1 управляющими входами 65 и 66 и аналого-цифровым датчиком 67 сигнала обратной связи с двумя однопроводными сигнальными входами 68 и 69, управляющим входом 70 и многобитным информационным выходом 71.

Информационный вход 37 блока 34 счетчиков тактовых импульсов и адресный информационный вход 53 блока 49 ввода дискретных пассивных сигналов подключены к 16--битному информационному выходу 18 параллельного интерфейса 9. Входы управления 38 и 39 блока 34 счетчиков и входы управления 5) и 50 блока 49 ввода дискретных сигналов подключены соответственно к выходам управляющих сигналов "Ввод" 19 и "Вывод" 20 параллельного интерфейса 9. Информационный

16-битный вход 17 последнего подсоединен к информационному выходу 52 блока 49 ввода дискретных пассивных сигналов.

Блок 49 ввода дискретных пассивных сигналов содержит п каналов ввода дискретной информации, передаваемой параллельным кодом. Число битов параллельного кода каждого из каналов определяется разрядностью информационного входа 17 параллельного интерфейса 9 и в рассматриваемом случае не должно превышать 16, Каждому каналу вводимой в блок 49 информации соответствует сигнальный информационный вход и однопроводный управляющий выход блока 49, по которому передается формируемый блоком 49 строб приема информации на соответствующий информационный вход блока. Например, каналу информации, вводимой от блока

24 нуль-органов и регистратора полярностей фаэ, соответствует информационный вход 54, подсоединенный к ин« формационному выходу 30 блока 24, и управляющий выход 58, подключенный к входу управления 28 блока 24.

Выходы логических сигналов "Ток нагрузки" 48 и "Адрес включаемого моста" 47 блока 40 регистрации нуля и полярности тока нагрузки подключены соответственно к двум дополнительным входам 33 и 32 блока 24 нуль-органов и регистратора полярностей фаз, импульсный выход 31 которого подключен к входу "Требование" 21 параллельного интерфей" à 9.

Многоканальный блок 62 формирования заданий и коэффициентов содержит

7 13561

1 каналов формирования дискретных сигналов, передаваемых параллельным двоичным кодом. Число битов параллельного информационного кода каждого из каналов так же как и в блоках

9 и 49, не превьш ает 16. Каждому каналу блока 62 соответствует информационный выход, например 63(64), и однопроводный управляющий вход 65 (66), которые подсоединены к соот- 10 ветствующим информационному входу

55(56) и управляющему выходу 59(60) блока 49 ввода дискретных сигналов.

Количество каналов блока 62 определяется суммарным числом сигналов, 15 формируемых в качестве заданий и уставок и числом настроечных коэффициентов программы, значения которых желательно изменять в процессе работы устройства без изменения програм- 20 мы, однако количество каналов не может превьппать некоторого максимального числа.

Аналого-цифровой датчик 67 сигнала обратной связи подключен двумя 25 сигнальными входами 68 и 69 к источнику измеряемого сигнала в рассматриваемом случае к клеммам нагрузки преобразователя.

В рассматриваемом случае таким 30 сигналом является, например, напряжение на нагрузке, т.е. датчик 67 предназначен для контроля и измерения напряжения на выходе вентильного преобразователя. В замкнутых контурах регулирования тока сигналом обратной связи может быть также ток нагрузки, в этом случае входы 68 и 69 датчика 67 могут быть подключены к измерительным клеммам шунта, включен- 0 ного последовательно с нагрузкой.

Вход 70 управления датчика 6? подключен к управляющему выходу 61, а информационный многобитный выход 71 к информационному входу 57 соответствующегo 49 ввода дискретных пассивных сигналов.

Блок 24 нуль-органов и регистратора полярностей фаз содержит в своем составе (фиг. 2) разделительный согласующий трансформатор 90, шесть каналов 72-77 преобразования информации о состоянии полярностей фаз напряжений питающей сети с последовательно соединенными нуль-органом (78) и формирователем импульсов

55 синхронизации (79) в каждом из каналов (72), управляемый 8-битный клапан 91 на восьми логических элемен55 8 тах 2И с 8-битными информационными входом и выхоцом 30 и входом управления, семивходовый логический элемент

7И-НЕ 92, D-триггер 93 с установочным входом. Первичные обмотки фаз разделительного трансформатора 90 соединены в стандартную схему треугольника и подключены к трехфазной питающей сети, а вторичные соединены в звезду и подключены к входным за— жимам нуль-органов. Из шести нуль-органов блока 24 три, принадлежащие каналам с номерами 72, 74, 76, регистрируют переход питающих линейных напряжений от отрицательных значений к положительным, а остальные три, принадлежащие каналам с номерами 73, 75, 77 — от положительных значений к отрицательным. Выходы нуль-органов связаны через транзисторные формирователи импульсов .с соответствуюшими шестью входами семивходбвогv логического элемента 92, осуществляющего логику 7И-НЕ. Седьмой вход этî"o элемента подсоединен к второму импульсному входу 29 блока 24, по которому приходит импульсный сигнал Х! "Нуль тока нагрузки", вырабатываемый блоком

4Q Первый импульсный вход 28 (вход считывания) блока 24, по которому передается сигнал Ввод от параллельного интерфейса, связан с S-входом (входом установки) D-триггера 93, D-вход (информационный вход) которого подсоединен к общей шине устройства, вход синхронизации (C-вход) — к выходу семивходового элемента И-НЕ

92, а инверсный выход — к импульсному выходу 31 блока 24. При этом шесть нуль-органов, 78, 80, 82, 84, 86, 88 образуют 6-битный регистратор полярностей фаз трехфазной питаюшей сети, выходы которого подсоединены к информационному входу управляемого клапана 91. Клапан 91 выполнен на восьми двухвходовых логических элементах

И, первые входы которых объединены и подключены к первому импульсному входу 28 блока 24 (вход стробирования сигналом Ввод"). Вторые входы шести двухвходовых элементов И клала" на 91 подсоединены к выходам нульорганов 78, 80, 8?, 84, 86, 88, вто рые входы двухвходовых элементов И

95 и 94 соединены соответственно с входами 33 и 32 блока 24, передающими соответственно логические сигналы

LC "TGK нагрузки" и АМ "Адрес включаемого моста", формируемые блоком

1356155

40 регистрации нуля и полярности тока нагрузки. Выходы двухвходовых логических элементов клапана 91 образу-: ют 8-битный ин(„ормационный выход клапана 91, который подсоединен к информационному выходу 30 блока 24.

Блок 49 ввода дискретных пассивных сигналов служит для ввода в микропроцессорный вычислительный блок дискретной информации в параллельном lg

1 двоичном коде от различных дискретных устройств и имеет в общем случае несколько каналов ввода, задаваемых их адресами. Блок 49 содержит q-битный, дешифратор 96 адреса канала ввода 15 со схемой 103 задания адреса и входом

97 управления, шина 98 приема дискретной информации, D-триггер 99 с входом сброса (R-вход) и выходной регистр 100, например, íà D-триггерах с.входом 101 стробирования. Информационный вход q-битного. дешифратора адреса подсоединен к шинам информационного входа 53 блока 49, вход 97 управления — к инверсному 25 выходу триггера 99, а выходы — к Р управляющим однопроводным выходам 5861 блока 49 ° 16ина 98 приема дискретной информации подсоединены к К сигнальным информационным входам 54-57 30 блока 49 и к информационному входу выходного регистра 100, Количество шин 98 приема дискретной информации определяется разрядностью слова микропроцессорного вычислительного блока 2 и параллельного интерфейса 9.

Информационный выход выходного клапана 100 подключен к 16-битному информационному выходу 52 блока 49, а вход 101 стробирования — к управ- 40 ляющему входу 51 (входу "Ввод" ) блока 49 ° Одновременно управляющий вход

51 подсоединен.к входу сброса (К-входу) D-триггера 99, В- вход которого подключен к шине сигнала Лог. 1 а вход синхронизации — к управляющему входу 50 (входу "Вывод" ) блока 49.

q-Битный дешифратор 96 адреса многоканального блока 49 ввода пассивных дискретных сигналов содержит мик- g росхему 102 стробируемого дешифратора на 16 направлений, например

К155ИДЗ, узел 103 задания адресов, двухвходовый логический элемент И

104 и логические инверторы 105-110.

Если q=6 (фиг. 4), 4 информационных входа блока 49 и дешифратора 96 подключены к соответствующим входам микросхемы 102 дешифратора на 16 направлений, оставшиеся два информационных входа блока 49 и дешифратора

96 связаны через узел 103 задания адресов и двухвходовый элемент И 104 с первым входом NO управления микросхемы 102 дешифратора, второй вход

111 управления которой подсоединен к входу 97 управления q-битного дешифратора 96 адреса, т.е. к инверсному выходу D-триггера 99. Выходы микросхемы 102 дешифратора 96 связаны через узел 103 задания адресов и логические инверторы 107-110 с соответствующими выходами 58-61 q-битного дешифратора 96 адреса канала вводимой информации.

Устройство для управления вентильным преобразователем работает следующим образом.

После включения электропитания и запуска программы программно-задающий блок 3 ОЗУ и ПЗУ микропроцессорного вычислительного блока 2 выполняет первоначальные сброс и установку всех внешних устройств и блоков, включает систему прерываний микропроцессора 4 и вырабатывает определен« ный закон управления. Заданное значение выходной частоты f.о и кратности выходного напряжения U, например, в двоичном коде считывается микропро-. цессором через параллельный интерфейс

9, блок 49 ввода пассивных дискретных сигналов из блока 62 формирования заданий и коэффициентов для частоты Е по каналу 63-55 для кратнос2 ти выходного напряжения 11 по каналу

64-56, корректируется в. соответствии с сигналом обратной связи, вводимым с выхода аналого-цифрового преобразователя 67 по каналу 71-57 согласно выработанному закону управления. Затем программой рассчитывается необходимая последовательность изменения во времени угла отпирания вентилей циклоконвертера и первое значение угла clв двоичном коде подготавливается к выдаче его на информационный вход соответствующего счетчика тактовых импульсов блока 34, Задающий генератор 1 вырабатывает тактовые импульсы стабильной частоты в диапазоне 1-10 МРп, количество которых, задаваемое программно с помощью микропроцессорного вычислительного блока 2 и подсчитываемое специально.предназначенными для этого счетчиками, определяет с высокой точностью величину угла отпирания

1356155

11

d "для каждого из вентилей преобразо вателя.

Блок 34 счетчиков тактовых импульсов содержит три двоичных программно управляемых счетчика (ПУС) тактовых импульсов и блок управления счетчиками. Счетчики могут загружаться двоичными кодами и управляться программно по шинам адреса 11, данных

12 и управления 10 через блок 9 параллельного интерфейса. Счетчики служат для отмеривакия" временных интервалов, соответствующих заданным или рассчитанным значениям угла от-. пирания Ы вентилей и ведут счет тактовых импульсов от задающего высокочастотного генератора 1 тактовых импульсов, выход которого связан со счетными входами- счетчиков. Выходы счетчиков объединены по ИЛИ и образуют импульсный выход блока 34, который подсоединен к входу о прерываний микропроцессора 4 для запуска программы обслуживания прерываний вычислительного блока 2 от счетчиков тактовых импульсов.

Блок 22 служит для окончательного формирования, усиления и распределения отпирающих импульсов по вентилям мостов Nl и М2 преобразователя.

Блок 7 управления устройствами ввода-вывода информации и соответствующий канал связи 8 показаны на фиг. 1 пунктиром, так как их наличие не требуется для нормального функционирования устройства. Средства вводавывода информации например, считыватель с перфоленты, печатающее устройство, дисплей, перфоратор и т.п.) необходимы только для отладки эксплу. атационно-техническим персоналом программных и аппаратных блоков предлагаемого устройства; они подключаются к нему через канал связи 8 и блок

7 только на этапе наладки.

Обмен данными и сигналами управления между микропроцессорным вычислительным блоком 2 и блоками 22, 24, 34, 40, 49, 62, 67, осуществляющими сопряжение с силовой частью вентильного преобразователя, осуществляется через параллельный интерфейс 9.

Интерфейс 9 способен хранить 16 битов одного выходного слова в регистре "выходной буфер". Записанные в выходной буфер данные (BDOO-3D15) передаются во внешние блоки 22, 24, 34, 49 посредством кабеля связи, 12 присоединяемого к специальному разъему. Любая программная операция микропроцессора 4, которая загружает байт или слово в выходкой буфер, вызывает появление кратковременного строб-сигнала "Вывод" высокого уровня, информирующего внешние блоки о появлении данных на выходе, Входные данные ВВОО-ВВ15 пересылаются в канал микроЭВМ 2 в течение канального цикла "Ввод". Все 16 битов

Э помещаются в канал 12 с входа 17 одновременно. Когда данные считаются микропроцессором 4, последний инициирует канальный цикл "Ввод1, который формирует ка выходе "Ввод" 19 параллельного интерфейса 9 кратковременный строб-сигнал "Ввод" высокого уровня длительностью 10-300 мкс, инФормирующий внешние блоки о приеме данных микропроцессором.

Вход "Требование" 21 параллельного интерфейса используется внешними блоками для инициирования процедуры

25 прерывания или как флаг, состояние которого может быть проверено программно. Канальный сигнал "Требование прерывания" низкого уровня на входе

5 микропроцессора 4 вырабатывается

З параллельным интерфейсом 9 при наличии сигнала "Требование" на входе 21 высокого уровня напряжения со стороны блока 24 при наличии разрешения прерывания программы.

Каждому каналу вводимой в микропроцессорный блок 2 или выводимой из него информации поставлен в соответствие свой определенный системный адрес, который может устанавли40 ваться путем замыкания или размыкания проводников-перемычек в специальном узле задания адреса, имеющемся в составе любого из блоков 22, 34, 49. При обращении к определенному

45 каналу параллельный интерфейс 9 удерживает на своих шинах q старших битов информационного выхода 18 адрес этого канала до тех пор, нока процессор 4 не закончит с ним сеанс связи. В связи с этим блок 49 ввода пассивных дискретных сигналов подсоединен своим информационным входом

53 именно к шинам q старших битов .информационного выхода 18 блока 9, по которым передается адрес канала вводимой информации на q-битный дешифратор 96 блока 49. Количество разрядов q 16-битного информационного слова, отводимых под код адреса кана1356155

13 лов зависит в устройстве от общего .количества каналов передаваемой информации и разрядности имеющихся в устройстве аналого-цифровых (и цифроаналоговых, если они есть) преобразователей. Например, если аналогоцифровой преобразователь блока 67 имеет 10 битов, то целесообразно отвести под адрес оставшиеся 6 битов

16-битного информационного слова 10 микропроцессорного блока 2, т.е. q=6.

Формат выводимого микропроцессором слова данных для случая q=6 указан в табл. 1.

Как видно из табл. 1, системный адрес считываемого канала помещается в 6 старших битах выводимого блоком

2 слова, при этом в 10 младших битах код может быть произвольным, Путем перестановки проводников-перемычек 20 в узле 103 задания адресов дешифратора 96 блока 49 ввода дискретных пассивных сигналов можно задавать различные адреса каналов вводимой.информации. 25

Последовательность обмена сигналами между микропроцессорным вычислительным блоком 2 и блоками 24, 34, 49, 62 и 67 рассмотрим на примере ввода кода заданной выходной частоты 30

Я преобразователя с блока 62 формирования заданий и коэффициентов. В этом случае обмен начинается с того, что микропроцессор выдает на выход

l8 интерфейса 9 код адреса канала

63-55 задания выходной частоты.Е, который поступает на вход 53 блока

49 ввода дискретных пассивных сигналов и далее на дешифратор 96 адреса (фиг. 5), Одновременно с выдачей ад- 40 реса блок 2 вырабатывает на своем выходе 20 строб-сигнал "Вывод", который поступает на управляющий вход 50 блока 49 и далее на С-вход триггера

99, Так как D-вход триггера всегда имеет потенциал "1", то по строб-сигналу "Вывод" триггер 99 устанавливается и на его инверсном выходе появляется низкий уровень напряжения. Если выданный процессором адрес соответствует адресу выбранного канала заданной частоты Я, то срабатывает узел задания адреса 103, элемент 2И-НЕ

104, низкий уровень с выхода которого поступает на вход ЫО микросхемы

102 дешифратора 96 и разрешает работу последней. При появлении низкого уровня напряжения на выходе триггера

99, который поступает на вход V1

14 микросхемы 10? дешифратора, последняя включается и на одном из ее выходов, например на выходе 07, соответствующем коду адреса канала задания выходной частоты Х, появляется низкий уровень напряжения. Этот уровень, инвертируясь на согласующем элементе

НЕ 108, преобразуется в высокий уровень напряжения, который с выхода 59 блока 49 поступает на вход 65 блока

62 формирования заданий и коэффициентов и стробирует в последнем клапан передачи информационного "слова задания выходной частоты преобразователя, В результате с выхода 63 блока

62 код заданной частоты поступает на сигнальный информационный вход 55 блока 49 ввода дискретных пассивных сигналов, и далее на шины 98 приема дискретной информации. Затем микропроцессор 4 вырабатывает сигнал управления "Ввод" (фиг. 5), который с управляющего выхода 19 параллельного интерфейса 9 поступает на вход

51 управления блока 49 и далее на вход 101 клапана передачи информации и однбвременно íà R-вход триггера 99.

Высокий уровень напряжения на входе

101 клапана 100 разрешает прохождение информации о коде заданной выходной частоты с приемных шин 98 на выход 52 блока 49 и далее на вход

17 параллельного интерфейса 9. Одновременно строб-сигнал "Ввод" по Rвходу сбрасывает триггер 99, высокий уровень напряжения с инверсного выхода которого запрещает работу микросхемы 102 дешифратора 96, в результате чего на всех управляющих выходах последнего устанавливается низкий уровень напряжения.

Прием данных по всем другим каналам ввода дискретных пассивных сигналов, например каналу 64-56 о значении кратности выходного напряжения, каналам 30-54 и 71-57 о параметрах технологической информации и т.д., осуществляется аналогично вьппеописанному. Значения различных постоянных, но изменяемых по желанию оператора коэффициентов, входящих в блоки алгоритма, вводятся от блока 62 также че- рез блок 49 ввода дискретных пассивных сигналов, который в рассматриваемом примере рассчитан на 16 каналов ввода. Значения параметров. системной информации и изменяемых коэффициентов в любой момент времени могут быть изменены оператором с помо13561

15 щью программных переключателей, имеющихся в блоке 62 формирования заданий и коэфАициентов. 11оэтому для каждого изменяемого параметра и коэффициента в блоке 62 предусмотрен свой узел задания в виде набора переключателей и клапан (или регистр) передачи данных с входом управления, подключенным к соответствующему выходу дешифратара 96, аналогично тому, как это выполнено для узла задания кода выходной частоты. Некоторые параметры могут формироваться вне устройства, например в 3BN более высокого уровня, и вводиться по внешнему каналу ввода аналогично каналу 64-56.

10

При дальнейшем изложении используется понятие "эоны сетевого напряжения" для К-ro вентиля моста. Распознавание текущего номера зоны осуществляется с помощью блока 24 нульорганов и регистратора полярностей фаэ трехАазной питающей сети, В двухмостовом преобразователе зона сетево20 го напряжения идентифицируется относительно вентилей моста Nl который принимается эа основной или ведущий. Работа устройства поясняется временными диаграммами, приведенными на Аиг. 7.

Микропроцессорный модуль 2 работает в течение всего времени функционирования предлагаемого устройства для управления вентильным преобразователем с момента включения его элек45 приходящими от нуль-органов блока 24, осуществляется прерывание основной программы шесть раз эа период. В каждом такте микропроцессор считывает системную информацию, например, по каналам 63-55 и 64-56, т.е. величины

f. „и 11 „ и технологическую, т. е, инфармацию от блоков 24, 40, 67, са55 тропитания по программе, хранящемся в его запоминающем устройстве 3, в соответствии с алгоритмом, приведенном на фиг. 8.

Программа работает циклически, по тактам, начало каждого такта соответствует переднему фронту импульса синхронизации (фиг. 6, 11 ). Каждая зона сетевого напряжения соответствует одному такту управления (интервалу синхронизации), в котором производится расчет значения угла отпирания определение и выдача соответствующего выходного кода на отпирание вентилей. Импульсами синхронизации, 16 держащих регистраторы и датчики контролируемых величин и параметров.

В любой момент времени на шести входах клапана 91 имеется инАармация о текущем состоянии полярностей фаэ линейных напряжений, образующих 6битный параллельный кад, Разрядам этого када соответствуют куль-органы и линеиние напряжения, указанные в табл. 2.

Вырабатываемые блоком 40 регистрации нуля и полярности така нагрузки логические сигналы АМ u LC гередаются па соответствующим шинам с выходов 47 и 48 на входы 32 и 33 соответственно блока 24 нуль-органов и регистратора полярностей фаз па информационные входы логических элементов 94 и 95 соответственно клапана

91 (биты 06 и 07). Зти сигналы вместе с сигналами о состоянии полярностей Ааз, поступающими с выхода РП@ блока 24, образуют байт входной тех нологической информации устройства, который имеет формат, указанный в табл. 3.

Байт входной технологической информации считывается микропроцессором 8-битным параллельным кодом по каналу 30-54 через блок ввода пассивных дискретных сигналов и затем па каналу 52-17 через параллельный интерфейс 9 путем подачи кратковременного сигнала "Лог. 1" (строба

"Ввод" ) на управляющий вход 28 блока

24 и клапана 91.

Микропроцессорный вычислительный блок 2 связан через параллельный интерфейс 9 с управляющими электродами вентилей силовых мостов через формирователи блока 22 распределения отпирающих импульсов таким образам, что каждому разряду (биту) выводимого слова информации соответствует определенный вентиль моста. Соответствие битов кода, выдаваемого микропроцессорным блоком 2 через канал 18-23 и блок 22, управляемым вентилям мостов устанавливается табл. 4, определяющей формат выводимого управляющего слова. В табл. 4 и 5 знаком (Х) отмечены неиспользуемые биты стандартного 16-битного управляющего слова.

Знаком (С) обозначены бити, отведенные под код адреса программно-управляемых счетчиков блока 24.

При условии протекания тока по нагрузке (ЬС=1) в интервале каждой из эан сетевого напряжения может быть!

356155 .

17

18 произведено включение только одного, очередного, вентиля моста, при этом предыдущий вентиль продолжает проводить ток, а вентиль, предшествующий предыдущему, выходит из состояния проводимости (при небольших нагрузках). B табл. 5 указано, в зависимости от номера проводящего моста и номера текущей эоны для какого вентиля устройство начинает отсчет угла отпи- 10 рания и какой будет выведен код на включение вентилей по окончании отсчета. В табл. 5 единичному состоянию бита выходного кода соответствует высокий уровень напряжения на 15 управляющем электроде тиристора, нулевому состоянию — отсутствие напряжения.

Выдавая в определенные моменты времени единичные коды через блоки 20

9 и 22 и затем снимая их, микропроцессор в последовательности, задаваемой программой, и в соответствии с входными воздействиями осуществляет включение выбранных вентилей, т.е. 25 управление вентильным преобразователем.

Для управления тиристорным циклоконвертером могут быть применены разнообразные алгоритмы генерирования 30 . отпирающих вентили импульсов. Рассматриваем работу устройства при реализации одного из наиболее распространенных алгоритмов раздельного управления мостами, соответствующего синхронному многоканальному способу управления или ме