Устройство контроля качества канала связи

Устройство контроля качества канала связи

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике . Цель изобретения - сокращение времени анализа качества каналу связи. Устр-во контроля содерГ7 жит приемный блок 1, состоящий из корреляционного приемника 2 и решающего блока 3, блок фазирования 4 циклов , блок фазирования 5 импульсов, коммутатор 6, датчик 7 испытательных сигналов, опорный г-р 8, блоки 9 и 10 вычисления ошибки, сумматор 11 и индикатор 12. Цель достигается за счет оценки плотности вероятности распределения напряжения на входе решающего блока 3 раздельно для случаев приема сигнала единица и приема сигнала ноль. Устр-во по п.2 ф-лы отличается выполнением блоков 9 и 10 вычисления ошибки, дана их ил. 1 з.п. ф-лы, 2 ил. S сл фиг. /

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) (51) 4 Н 04 В 3 46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ и ABTOPCH0MV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (2i) 3996023/24-09 (22) 27.12.85 (46) 30.11.87. Бюл. Ф 44 (72) С.В.Волошин и С.Н.Белов (53) 621.3.052 (088.8) (56) Емельянов Г.А., Шварцман В.О.

Передача дискретной информации, Учебник для вузов. N.: Радиои связь, 1982, с. 214. (54) УСТРОЙСТВО КОНТРОЛЯ КАЧЕСТВА

КАНАЛА СВЯЗИ (57) Изобретение относится к радиотехнике. Цель изобретения — сокращение времени анализа качества канала связи. Устр-во контроля содержит приемный блок 1, состоящий из корреляционного приемника 2 и решающего блока 3, блок фазирования 4 циклов, блок фазирования 5 импульсов, коммутатор 6, датчик 7 испытательных сигналов, опорный г-р 8, блоки 9 и

10 вычисления ошибки, сумматор 11 и индикатор 12. Цель достигается за счет оценки плотности вероятности распределения напряжения на входе решающего блока 3 раздельно для случаев приема сигнала единица" и приема сигнала "ноль". Устр-во по п.2 ф-лы отличается выполнением блоков

9 и 10 вычисления ошибки, дана их ил. 1 з.п. ф-лы, 2 ил.

Изобретение относится к радиотехнике и может использоваться для а)зтоматического контроля качества дискретного канала связи с переменными

5 параметрами.

Цель изобретения — сокращение времени анализа качества канала связи путем оценки плотности вероятности распределения напряжения на входе 10 решающего блока раздельно для случаев приема сигнала единица и приема сигнала "нуля

На фиг. 1 представлена структурная электрическая схема устройства контроля качества канала связи; на фиг. 2— структурная электрическая схема блоков вычисления ошибки.

Устройство контроля качества канала связи содержит приемный блок 1, состоящий из корреляционного приемника 2 и решающего блока 3, блок фазирования циклов 4, блок фазирования импульсов 5, коммутатор 6, датчик испытательных сигналов 7, опорный гене- 25 ратор 8, первый и второй блоки вычисления ошибки 9 и 10, сумматор 11, ин— дикатор 12.

Ка)кцый из блоков вычисления ошибки содержит аналого-цифровой преобразо- 1(1 ватель 13, а также интегратор 14, сумматор 15, умножитель 16, входяшие в микропроцессорный комплект 17.

Устройство работает следующим образом.

В соответствии с теорией опти-. мального приема суммарная вероятность ошибки определяется как

Р„=U, Р,,= j ы,(и/я() аи +

jcJ (U/Á )Лы (1)

fJn

I где Ро — ошибка первого рода, 45

P ц — ошибка второго рода, т

Q(U/s,) — плотность вероятности распределения напряжения на входе решающей схемы приемнОго устрОйства на приеме 5О сигнала s, — нединица (д(()/s ) — плотность вероятности рас2 пределения напряжения на входе решающей схемы приемного устройства .на приеме сигналd s нуль

U — напряжения порогового урови ня (для приема сигналов с активной паузой U 0).

В связи с этим но испытательной последовательности получают оценки плотности вероятности и по ним в соответствии с формулой (1) вычисляют оценку вероятности ошибки. Так как при использовании испытательной последовательности, сфазированной с эталонной, на приемной стороне точно известно, какому из сигналов соответствует отсчет напряжения на входе решающей схемы в момент принятия решения, то оказывается возможным сформировать две последовательности отсчетов напряжений, соответствующих сигналу U/s< — прием "единиц" и сигналу U/s — прием "нулей".

По полученным последовательностям восстанавливают плотности вероятности распределеяия напряжений. С целью сокращения объема выборки для восстановления плотности вероятности используются непараметрические оценки ядерного типа, при этом

/U (Л/г) )= — / (— „) К j(U-()/s;)/Л), (2) э )=(А где и ((//s ) — оценка плотности веро1 ятности

n — коэффициент размытости (функционально связанный с И. ), (11 1 э

К вЂ” функция, называемая ядром.

Для этого переданная по каналу ис-. пытательная последовательность принимается приемным блоком 1, где обрабатывается корреляционным приемником 2, и в виде последовательности отсчетов напряжений поступает на входы решающего блока 3 и коммутатора 6, выполненного на МОП-транзисторах с индуцированным каналом. Работой коммутатора 6 управляет датчик испытательных сигналов 7, представляющих собой генератор последовательности максимальной длины (ПИД), с таким же законом повторения как и у испытательной последовате.пьности и засинхронизированным с ней с помощью опорного генератора 8 блока фазирования импульсов 5 и блока фазирования циклов 4, выполненных по известным схемным решениям, E зависимости от состояния датчика испытательных сигналов 7 отсчет напряжения на входе коммутатора 6 заводится либо в первый, либо во вто1356237

N = 1000

h = 1000 = 0,251, -

<ооо

-3 (= ((U-Ц,)

< Ä = >8 o J j «< (-о-без «и. 4о

< --" ""\

1 о

Заменим интеграл суммы на сумму интегралов и произведем замену переменной на

U-U; ь получаем

< ф 2 к е dt+

Pо,,< =3 95 10 (50

О

ОЛ5< ао 2

+ е dt+...+ е dt) .

«а U

0<25 < о,г <

Таким образом, из формулы (3) вид. но, что блок вычисления вероятности ошибки должен вычислять сумму интегралов от стандартной функции в прерой блок вычисления ошибки 9 и 10, в которых в соответствии с формулой (1) интегрируются оценки плотности вероятности, полученные по последовательностям отсчетов методом непараметрических оценок типа ядра".

В сумматоре 11, позволяющем складывать два восьмиразрядных двоичных числа (два сумматора типа К155ИМЗ), 10 вычисляется суммарная вероятность ошибки, которая выводится на индикатор 12 состоящий из дешифратора (например, типа К155 ИД2) и люминесцентных индикаторов (например, типа

ИВ-4), Каждый из блоков вычисления ошибки 9 и 10 вычисляет составляющую суммарной ошибки в соответствии с формулой (1), в которой вместо плотности вероятности подставлена ее оценка, при этом слагаемое записывают в виде ч р,,= ) „ (— „)к, 1 <1

0,,1 =1 25 в качестве К вЂ” будет использоваться нормальное ядро (2) тогда н

< 1 I (U-Ц /s )

Будем считать, что передача ведется сигналами с активной паузой (Un =О), объем выборки N и коэффициент h выбираем равными: делах, определяемых значением отсчетов напряжения на входе решающего блока 3. Верхний предел интегрирования выбирается нз расчета допустимой погрешности округления.

Блоки вычисления ошибки 9 и 10 выполнены по схеме, показанной на фиг.2, и отличаются только пределами интегрирования. Блок состоит из последовательно соединенных аналогоцифрового преобразователя (АЦП) 13, преобразующего отсчет напряжения в восьмиразрядный двоичный параллельный код (в нашем случае — это АЦП типа К1113ПВ1, у которого два старших разряда не использованы), интегратора 14, сумматора 15, умножителя 16.

Блок работает следующим образом.

Поступающий на вход АЦП 13 отсчет напряжения преобразуется в двоичный восьмиразрядный параллельный код, который поступает на последовательно соединенные интегратор 14, сумматор 15 и умножитель 16, выполняющие функции вычисления вероятности ошибки, и выполненные на основе микропроцессорного комплекта интегральных схем (в нашем случае серии K580) при этом программа записывается на программируемых постоянных запоминающих устройствах (ППЗУ), а таблица их программирования. рассчитывается предварительно согласно приведенным формулам.

Эффективность устройства объясняется тем, что объем выборки, необходимый для восстановления плотности вероятности с помощью непараметрических оценок ядерного типа, на один— два порядка меньше того, который необходим для контроля тестом,что позволяет во столько же сократить время анализа канала (с такой же погрешностью измерения, как и при тестовом способе). Кроме этого, имеется воз можность контролировать каналы любого качества при заданном объеме выборки. Например, в предлагаемом устройстве объем. выборки равен тысяче, где позволяет с достаточной степенью точности контролировать каналы с вероятностью ошибки на один символ до

P = 10 4 . Использование такой же выборки в тестовом контроле позволяет производить контроль с вероятностью ошибки до Р = 10

5 i:356237 5

Формула изобретения

Составитель Ш.Эвьян

Редактор Н.Горват Техред Л.Сердюкова Корректор О.Кравцова

Заказ 5813/55 Тираж 636 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 8(-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Предлагаемое устройство позволяет производить экспресс-анализ качества каналов связи, используя выборки малого объема, а также проводить эта-лонные измерения, увеличивая объем выборки до нескольких десятков тысяч элементов, при этом погрешность измерения резко сокращается, получаемая при этом оценка вероятности ошибки является несмещенной и состоятельной. l, Устройство контроля качества канала связи, содержащее последовательно соединенные корреляционный приемник и решающий блок, последовательно соединенные опорно генератор и датчик испытательных сигналов, блок фазирования импульсов и блок фазирования циклон, выход которого подкпючен к второму входу датчика испытательных сигналов, выход блока фазирования импульсов подключен к входу опорного генератора, выход решающего блока подключен к входу блока фазирования импульсов и к входу блока фаэирования циклов, индикатор, о т л и— ч а ю щ е е с я тем, что, с целью сокращения времени анализа ка1 ества канала связи путем оценки плотности вероятности рас напряжения на входе решающего блока раздельно для случаев приема сигнала единицы и

° 5 приема сигнала нуля, в устройство введены коммутатор, первый блок вычисления ошибки, второй блок вычисления ошибки, сумматор, первый вход коммутатора соединен с выходом корреляционного приемника, выход датчика испытательных сигналов подключен к второму входу коммутатора, первый и второй выходы которого подключены соответственно к первым входам первсго и второго блоков вычисления ошибки, второй вход каждого из которых соединен с вторым выходом решающего блока, выход первого и второго блоков вычисления ошибки подключены со2б ответственно к первому и второму входам сумматора,, выход которого подключен к входу индикаторa..

2 . Уствоиство 110 и о 1

25 и а ю щ е е с я тем, что каждый блок вычисления ошибки содержит последовательно соединенные аналого-цифровой преобразователь, вход которого является входом блока вычисления ошибки, интегратор, сумматор и умножитель, выход которого является выходом блока вычисления ошибки.