Устройство синхронизации несущей частоты

Устройство синхронизации несущей частоты

Иллюстрации

Показать все

Реферат

 

Изобретение м.б. использовано для выделения колебания несущей частоты в системах передачи данных .с многопозиционными сигналами относительно-фазовой модуляцией, амплитудно-фазовой модуляцией, амплитудной модуляцией и одной боковой полосой. Цель изобретения - уменьшение време-. ни вхождения в.синхронизм при скачках фазы колебания несущей частоты. Устр-во содержит демодулятор 1 сигнала , решающий блок 2, усредняющий блок 3, накопительный блок 4, сумматор 5, блок 6 памяти синусов-косинусов , блок 7 определения скачка фазы . 1 ил . J 18 Вых. (Л с оо ел 05 ю 4 ОО

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 04 L 7 04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К Д ВТОРСК0МУ СВИДЕТЕЛЬСТВУ (21) 3938550/24-09 (22) 23.07.85 (46) 30.11,87.Бюл. № 44 (72 ) В.В.Пантелеев, Ю.В.Шевченко и А.М.Лазарев (53) 621.394.662 (088.8 ) (56) Авторское свидетельство СССР

¹ 1195467, кл, Н 04 ? 7/04, 1984. ! (54 ) УСТРОЙСТВО СИНХРОНИЗАЦИИ НЕСУЩЕЙ ЧАСТОТЫ (57) Изобретение м.б. использовано для выделения колебания несущей час„„SU„„1356249 А1 тоты в системах передачи данных с многопозиционными сигналами относительно-фазовой модуляцией, амплитудно-фазовой модуляцией, амплитудной модуляцией и одной боковой полосой.

Цель изобретения — уменьшение времени вхождения в.синхронизм при скачках фазы колебания несущей частоты.

Устр-во содержит демодулятор 1 сигнала, решающий блок 2, усредняющий блок 3, накопительный блок 4, сумматор 5, блок 6 памяти синусов-косинусов, блок 7 определения скачка фазы, 1 ил.

1 135624

Изобретение относится к электросвязи и может использоваться для выделения колебания несущей частоты в системах передачи данных с многопо5 зиционными сигналами относительнофазовой модуляцией (ОФМ),амплитуднофазовой модуляцией (АФМ), амплитуд— ной модуляцией и одной боковой полосой (АМ ОБП), 10

Цель изобретения — уменьшение времЕни вхождения в синхронизм при скачках фазы колебания несущей частоты.

На чертеже представлена структурная электрическая схема предлагаемого устройства.

Устройство синхронизации несущей частоты содержит первый демодулятор

1 сигнала, первый решающий блок 2, усредняющий блок 3, накопительный блок 4, первый сумматор 5, первый блок 6 памяти синусов-косинусов, блок

7 определения скачка фазы, содержащий N вычислителей 8 квадратической ошибки, К сумматоров 9> И накопитель- 25 ных сумматоров 10, блок 11 выбора номера подканала, коммутатор 12,блок

13 памяти дискретных значений фаз, И решающих блоков 14, И демодуляторов 15 сигнала, И блоков 16 памяти 10 синусов-косинусов, при этом первый демодулятор 1 сигнала содержит блок

17 выделения тактовой частоты, предварительный демодулятор 18 сигнала, фазовращатель 19, первый и второй

35 блоки 20 и 21 выборки и хранения сигнала соответственно, при этом каждый вычислитель 8 квадратической ошибки содержит первый и второй вычислительные блоки 22 и 23 соответственно, сумматор 24, первый и второй квадраторы 25 и 26 соответственно.

Устройство синхронизации несущей частоты работает следующим образом, Принимаемый сигнал АФМ поступает на первый вход первого блока 20 выборки и хранения сигнала непосредственно и на первый вход второго блока

21 выборки и хранения сигнала через фазовращатель 19 на 90 . На вторые входы первого и второго 20 и 21 блоков выборки и хранения сигнала от блока 17 выделения тактовой. частоты, работающего по входному сигналу, подано напряжение сигнала колебания так—

55 товой частоты.

Первый и второй блоки 20 и 21 выборки и хранения сигнала представляют собой устройства, выбирающие

9 2 (стробирующие) входной сигнал в отсчетные (тактовые) моменты времени и запоминающие (экстрсполирующие) его отчетное значение на длительности тактового интервала времени, Полученные в результате сигналы, равные синфазной и квадратурной составляющим

АФМ-сигнала, взятые в тактовые моменты времени, параллельно поступают на первый и второй входы предварительного демодулятора 18, на третий и четвертый входы которого от первого блока 6 памяти синусов-косинусов поданы напряжения сигнала колебания восстановленной несущей ча.стоты, сдвинутые по фазе друг относительно друга на

90 . Тем самым осуществляется предварительная когерентная демодуляция входного АФМ-сигнала на несущее колебание в тактовые моменты времени.

Результирующие демодулированные синфаэный и квадратурный сигналы параллельно поступают на первый и второй входы первого решающего блока 2, на первом и втором выходах которого формируется сигнал, характеризующий синфазную и квадратурную составляющие манипуляции по фазе и амплитуде переданного несущего колебания в течение одноro тактового интервала времени, Критерий работы первого решающего блока 2 заключается в формировании таких разрешенных сигналов на первом и втором его выходах, при которых наблюдается минимум квадратической ошибки (минимум расстояния) от демодулированных синфазного и квадратурного сигналов, Первый решающий блок 2 может представлять собой устройство сравнения амплитуды входного АФМ-сигнала с постоянным порогом, На третьем выходе первого решающего блока 2 формируется сигнал фазовой ошибки — сигнал разности фаз между несущим напряжением входчого АФМ-сигнала и восстановленным. В свою очередь сигнал фазовой ошибки фильтруется и накап-. ливается посредством последовательно соединенных усредняющего блока 3 (идеальный пропорционально-интегрирующий фильтр) и накопительного блока 4, состоящего иэ линии задержки на один тактовый интервал времени и сумматора. Отфильтрованный и накопленный сигнал фазовой ошибки одновре" менно поступает на первые входы первого сумматора 5 и блока 7 определез 135624 ния скачка фазы, второй вход которого объединен с входом устройства. На выходе блока 7 определения скачка фазы формируется сигнал оценки скач5 ка фазы несущего колебания в канале связи, поступающий на второй вход первого сумматора 5, выход которого поступает .на вход первого блока 6 памяти синусов-косинусов (постоянное запоминающее устройство (ПЗУ) синусов и косинусов), входной сигнал которого равен функции синуса восстановленного несущего колебания на первом выходе и косинуса на втором. 15

Принцип действия блока 7 определения скачка фазы заключается в том, что входной АФМ-сигнал параллельно обрабатывается в N подканалах, в каждом из которых определяется средняя мощность суммарной помехи (среднеквадратическая ошибка) при демодуляции входного сигнала на несущее колебание с различными N возможными начальными. фазами, Величина оценочно- 25 го значения скачка фазы несущего колебания в канале связи определяется на основании номера подканала, в котором наблюдается минимум среднеквадратической ошибки, накопленной за M тактовых интервалов времени.Для этого блок 7 определения скачка фазы состоит из N подканалов, причем входной АФМ-сигнал поступает на объединенные по первым входам вычис35 лители 8 квадратической ошибки каждого подканала, на вторые входы которых поступает сигнал с выходов соответствующих сумматоров 9. Сигналы на выходах сумматоров 9 получаются путем суммирования сигналов фазовой ошибки с выхода накопительного блока 4. с соответствующими сигналами .оценки скачка фазы несущего колебания, поступающими от блока 13 памя- 45 ти дискретных значений фаз.

Вычислители 8 квадратической ошибки — устройства, определяющие мощность суммарной помехи (квадратической ошибки) путем демодуляции входного АФМ-сигнала на несущее колебание с различными начальными фаза-, ми, поступающими с выходов сумматоров 9, принятия решения о входном сигнале и определения квадратическои 55

Г ошибки. При этом входной сигнал поступает на первый вход демодулятора

15 сигнала, на другие два входа которого поступают сигналы, равные функции синуса и косинуса несущего колебания определенной фазы с выходов блока 16 памяти синусов-косинусов.

Полученные таким образом несинхронные демодулированные синфазный и квадратурный сигналы с выходов демодулятора 15 сигнала поступают на входы решающего блока 14, на выходах которого формируются сигналы оценки синфазной и квадратурной составляющих манипуляции по фазе и амплитуде переданного несущего колебания в течение одного тактового интервала времени при несинхронном приеме. В свою очередь сигналы с выходов решающего блока 14 вычитаются от сигналов,поступающих на его входы, по синфазной и квадратурной составляющим посредством первого и второго вычислительных блоков 22 и 23. Результирующие сигналы возводятся в квадраты первым и вторым квадраторами 25 и 26 соответственно и суммируются в сумматоре

24. Таким образом, на выходе сумматора 24, являющемся выходом вычислителя 8 квадратической ошибки получен сигнал квадратической ошибки несинхронно демодулированного входного АФМсигнала от его оценочного значения по синфазной и квадратурной проекциям.

Сигналы квадратической ошибки с выходов вычислителей 8 квадратической ошибки каждого из подканалов через накопительные сумматоры 10 подканалов поступают на входы блока 11 выбора номера подканала. Накопительный сумматор 10 подканала реализован на линии задержки длиной М тактовых интервалов с отводами,взятыми через тактовые интервалы времени и объединенными с помощью M-входового сумматора.

Принцип действия блока 11 выбора номера подканала основан на определении номера подканала, имеющего минимальное выходное значение мощности суммарной помехи — минимальный уровень сигнала на выходах накопительных сумматоров 10 подканала, Полученный в результате сигнал о номере выбранного подканала управляет ком-. мутатором 12, который подключает на второй вход основного первого сумматора 5 сигнал оценки скачка фазы,со- ответствующий номеру выбранного под-4 канала, Сигналы оценки скачка фазы (в цифровом виде) хранятся в блоке

Составитель И. Лебедянская

Техред М. Ходанич

Редактор М.Андрушенко

Корректор Л.Патай

Подписное

Заказ 5814/56

Тираж 636

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д,4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул,Проектная, 4

5 135624

13 памяти дискретных значений фаз, выполненном на основе ПЗУ. формула и э о б р е т е н и я

Устройство синхронизации несущей частоты, содержащее первый демодулятор сигнала, содержащий фазовращатель, блок выделения тактовой частоты, первый и второй блоки выборки и хранения сигнала, при этом входы фаэовращателя, блока выделения тактовой частоты и первый вход первого блока выборки и хранения сигнала

15 объединены и являются первым входом первого демодулятора сигнала и входом устройства, первый вход второго блока выборки и хранения сигнала соединен с выходом фазовращателя, выход блока выделения тактовой частоты соединен с вторыми входами первого и второго блоков выборки и хранения сигнала, выходы которых соединены соответственно с первым и вторым 25 входами предварительного демодулятора сигнала, третий и четвертый входы которого соединены с первым и вторым выходами первого блока памяти синусов-косинусов соответственно и являются вторым и третьим входами первого демодулятора сигнала, первым и вторым выходами которого являются соответствующие выходы предварительНого демодулятора сигнала, которые подключены соответственно к первому и второму входам первого решающего блока, первый и второй выходы которого являются выходами устройства, а третий выход через последователь9 в но соединенные усредняющий блок,накопительный блок и первый сумматор подключен к входу первого блока памяти синусов-косинусов, а также блок определения скачка фазы, содержащий накопительный сумматор, последовательно соединенные блок памяти дискрет ных значений фаз и коммутатор, выход которого соединен с вторым входом первого сумматора, о т л и ч а ю— щ е е с я тем, что, с целью уменьшения времени вхождения в синхронизм при скачках фазы колебания несущей частоты, в блок определения скачка фазы введены N подканалов, каждый из которых содержит последовательно соединенные сумматор, блок памяти синусов-косинусов, демодулятор сигнала, решающий блок и вычислитель квадратической ошибки, третий и четвертый входы которого подключены соответственно к первому и второму выходам демодулятора сигнала, N-1 накопительных сумматоров, блок выбора номера подканала, выхоц которого соединен с управляющим входом коммутатора, при этом выход вычислителя квадратической ошибки каждого под-. канала через накопительный сумматор подключен к соответствующему входу блока выбора номера подканала,третьи входы демодуляторов сигнала подканалов объединены и подключены к первому входу первого демодулятора сигнала, первые входы сумматоров подканалов объединены и подключены к выходу накопительного блока, а их вторые входы соединены с соответствующими входами коммутатора,