Система передачи сообщений

Система передачи сообщений

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике связи и может использоваться в системах телеуправления и сбора информации. Цель изобретения - повьшение пропускной способности системы путем уменьшения времени переприема. Система состоит из п последовательно соединенных в кольцо сетевых станций (СС),, каждая из которых имеет свой интерфейс 3. Ее работа основана на том факте, что все функции по управлению и сбору сообщений м.б. возложены на одну из СС, например, СС 1. Б системе используется циклическое кольцо с передачей полномочий (маркера) и организацией двух частотно-независимых каналов - информационного (ИК) и управляющего (УК). Сбор информации от СС 2 осуществляется по ИК, а управление ими - по УК. В системе передаются четыре вида информации: информационный пакет, маркер, управляющий пакет и пакет-квитанция. Маркер, управляющий пакет и пакет-квитанция от СС 1 передаются по УК, а информационный пакет и пакет-квитанция от СС 2- по ИК. СС I задает один из двух режимов работы: последовательный опрос всех СС 2 или опрос заданной группы СС 2. Поясняется работа СС 1, 2 в этих режимах. 8 ил. СлР СП О) ю а: оо

СОЮЗ СОБЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (ц 4 Н 04 Q 9/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H А BTGPCHGMY CBMPETEJlbCTBV

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНЯТИЙ (21) 4082578/24-09 (22) 26.06.86 (46) 30.11.87, Бюл. У 44 (72) В. В. Грачев, В. А. Паницкий и Е. Е. Платонов (53) 621.394.763.22(088.8) (56) Автоматизированные учрежденческие системы на базе ЛВС "Эстафета"

МЦНТИ, ГПКИАСУ, 1985. (54) СИС . ЕМА ПЕРЕДАЧИ СООБЩЕНИИ (57) Изобретение относится к технике связи и может использоваться в системах телеуправления и сбора информации, Цель изобретения — повышение пропускной способности системы путем уменьшения времени переприема. Система состоит из и последовательно соединенФ ных в кольцо сетевых станций (СС), каждая из которых имеет свой интерфейс 3. Ее работа основана на том

„„SU„„1356268 А1 факте, что все функции по управлению и сбору сообщений м.б. возложены на одну из СС, например, CC 1. В системе используется циклическое кольцо с передачей полномочий (маркера) и организацией двух частотно-независимых каналов — информационного (ИК) и управляющего (УК), Сбор информации от

СС 2 осуществляется по ИК, а управление ими — по УК. В системе передаются четыре вида информации: информационный пакет, маркер, управляющий пакет и пакет-квитанция. Маркер, управляющий пакет и пакет-квитанция от

CC 1 передаются по УК, а информационный пакет и пакет-квитанция o= СС 2по ИК. СС 1 задает один из двух режимов работы: последовательный опрос всех СС 2 или опрос заданной группы

СС 2. Поясняется работа СС 1, 2 в этих режимах. 8 ил.

1356268

Изобретение относится к технике связи и может быть использовано в системах телеуправления и сбора информации для избирательного вызова подстанции с главной станции.

Цель изобретения — повышение пропускной способности системы путем уменьшения времени переприема.

ЗБ

4б

На фиг. 1 приведена структурная схема системы передачи сообщений; на фиг, 2 — структурная схема (n-1)-й сетевой станции; на фиг, 3 — структурная схема первой сетевой станции; на фиг. 4 — временная диаграмма работы системы; на фиг. 5 пример включения микропро»»ессора в .составе сетевых станций; на фиг. б структура пакетов, передаваемых в системе; на фиг. ? — алгоритм работы первой сетевой станции; на фиг. 8— алгоритм работы (п-1) сетевых станции о

Система передачи сообщений фиг, 1 включает в себя первую сетевую станцию 1, (n-1) сетевых станций 2 и и блоков 3 интерфейса.

На структурной схеме (»»-1)-й сетевой станции фиг. 2 обозначены первый ключ 4, разветвитель 5, усилитель 6, фильтр 7, приемник 8, регистр 9 приема, буфер 10 данных, регистр 11 передачи, коммутатор 12, первый передатчик 13, сумматор 14, второй ключ

15, второй передатчик 16, постоянный запоминающий блок (ПЗБ) 17, оперативный запоминающий блок (ОЗБ) 18, блок

19 приема-передачи, микропроцессор 20 элемент И 21, элемент ИЛИ 22, тактовый генератор 23, синхронизатор

24 приема, счетчик 25 адреса, индикатор 26 состояния приема, дешифратор

27 окончания приема, буфер 28.адреса, дешифратор 29 адреса, синхронизатор

30 передачи, блок 31 прерывания и триггер 32 режима, Первая сетевая станция (фиг. 3) содержит первый ключ 33, первый фильтр 34, первый приемник 35, регистр 36 приема, буфер 37 данных, регистр 38 передачи, передатчик 39, сумматор 40, второй ключ 41, ПЗБ 42, ОЗБ 43, блок 44 приема-передачи, микропроцессор 45, элемент И 46, элемент ИЛИ 47, тактовый генератор 48, синхронизатор приема 49, счетчик адреса 50, перв»»й» индикатор 51 состояния приема, дев;ифратор 52 окончания приема, буфер 53 адреса, дешифратор

54 адреса, синхронизатор 55 передачи, блок 56 прерывания, второй фильтр

57, второй приемник 58 и второй индикатор 59 состояния приема.

Узлы и блоки системы передачи сообщений могут быть реализованы следу. ющим образом.

Первые и вторые ключи 4 и 15, 33 и 41 представляют собой элементы, обеспечивающие транзитный обход сетевой станции 2 при отключении питания на данной станции (например, реле с соответствующей контактной группой).

Разветвитель 5 и усилитель 6 обеспечивают соответственно разделение и усиление информационного потока для обеспечения работы заданного допустимого расстояния между ними.

Первые фильтры 7 и 34 настроены на частоту управляющего канала, а приемники 8, 35 и 58 содержат демодулятор и собственно приемник. Буфеpb» 28, 53 и 10, 37 адреса и данных, представляют собой шинные формирователи и могут быть выполнены на микросхемах 589АП16 с тремя выходными состояниями.

Первые передатчики 13 и 39 работают с частотой модуляции управляющего канала, а второй передатчик 16с частотой модуляции информационного канала. Сумматоры 14 и 40 могут быть реализованы по схеме суммирующего операционного усилителя, ОЗБ 18 и 43 и ПЗБ 17 и 42 реализованы на базе стандартных микросхем постоянной и оперативной статической памяти. Блок 19 приема-передачи выполнен на микросхеме 580ВВ51 (последовательный интерфейс).. При этом адресная шина (один бит) устройства соединена с контактом 12 микросхемы, первый, второй и третий управляющие входы блока 19 являются соответственно контактами. 13, 11 и 10 микросхемы, информационная шина устройства сое- . динена с входами-выходами ДО-Д7 микросхемы, а вход и выход блока 19 являются соответственно вторыми входом. и выходом станции и реализуют последовательный интерфейс "Стык-2" (С2)

ГОСТ 18145-81. Используются соответствующие контакты 19, 24 и 22, 3, 17 известной микросхемы. Блок интерфейса 3 представляет собой набор линейных усилителей (например, серии 170), 1356268 включенных в соответствующие входные и выходные цепи. Микропроцессоры 20 и 45 реализованы на используемой в прототипе специализированной микросхеме И 880Д (один из вариантов микропроцессора Z 80). Пример включения блоков 20 и 45 в составе станций 1 и

2 (реализация функциональных связей) приведен на фиг. 5, Алгоритмы раббты микропроцессоров

20 и 45 при включении в составе первой сетевой станции 1 и (n-1)-й сетевой станции 2 приведены на фиг, 7 и

8 соответственно.

Работа системы передачи сообщений основана на том, что при применении локальных сетей в большинстве случаев не требуется передача больших объемов информации между различными станциями, а все функции по управлению и сбору сообщений могут быть возложены на одну иэ них.

В системе используется циклическое кольцо с передачей полномочий (маркера) и организацией двух частотно-независимых каналов в одной физической среде (кабель, волновод) — информационный канал (ИК) и управляющий канал (УК); Система обеспечивает сбор информации от сетевых станций 2 по ИК и управление ими по УК.

В системе передаются четыре вида сообщений (фиг, 6): информационный пакет, маркер, управляющий пакет и пакет-квитанция. При этом структура информационного и управляющего пакетов идентична, она различается лишь видом информации, содержащейся в нем.

Маркер, управляющий пакет и пакетквитанция от первой сетевой станции

1 передаются по УК, а информационный пакет и пакет-квитанция от сетевой станции 2 — по ИК.

Начало работы инициируется включением питания. При этом правом на занятие среды передачи обладает только первая сетевая станция 1, которая в зависимости от требуемой обстановки задает один из двух возможных режимов ! работЬ системы.

В первом режиме опрашиваются noc,repîâàòåëüHî все сетевые станции 2, во втором режиме - только заданная группа сетевых станций 2 (или одна станция). Задание режима работы сетевой станции 2 обеспечивается передачей ей соответствующего управляющего пакета, принимаемого по УК.

Рассмотрим работу системы в первом режиме, Первая сетевая станция 1 передает маркер (фиг. 6) первой из подключенных к ней по направлению передачи сетевых станций 2 (фиг. 4) .

Сетевая станция при приеме маркера (как и при приеме управляющего пакета) работает следующим образом, (фиг. 2 и 8).

Через первый ключ 4 последовательность маркера поступает на разветвитель 5, служащий для согласования и разделения потоков. Далее маркерная последовательность поступает соответственно на усилитель 6, обеспечивающий компенсацию затухания сигнала в ключах и разветвителе 5, через сумматор 14 и второй ключ 15 на вход, а также через фильтр 7 на вход приемника 8, При приеме первого бита маркерной последовательности устанавливается в "1" индикатор 26 состояния приема, Данный сигнал формируе; прерывание микропроцессора 20 через блок 31 прерывания и разрешает работу синхронизатора 24 приема, осуществляющего формирование стробов сдвига для регистра 9 приема по сигналам синхрочастоты от тактового генератора 23. После формирования байта информации (подсчет 8 импульсов тактовой частоты) синхронизатор 24 приема выдает соответствующий сигнал на второй управпяющий вход микропроцессора

20, обеспечивающий перевод в высокоимпедансное состояние его информационных и адресных шин. При достижении данного состояния микропроцессор

20 выдает сигнал подтверждения перевода своих адресных и информационных шин в высокоимпедансное состояние.

Данный сигнал сбрасывает (по заднему фронту) синхронизатор 24 приема и разблокирует выходы буферов 1О и 28 данных и адреса. При этом принятый байт информации залисывается с информационной шины в соответствующую ячейку памяти ОЗБ 18 по адресу состояния счетчика 25 адреса управляющим сигналом через элемент ИЛИ 22 0ЗЯ

18 при этом находится в режиме записи в отсутствие сигнала чтения с четвертого управляющего выхода микропроцессора 20, а дешифратор 29 адреса не работает, поскольку его адресные входы соединены только с адресными выходами микропроцессора 20, находяцимися в данный момент времени в отБ 13562 ключенном (высокоимпедансном состоянии).

По заднему фронту сигнала с выхода синхронизатора 24 приема происхо5 дит наращивание адреса счетчика 25 адреса, по которому происходит запись следующего байта, накапливаемого синхронизатором 24 приема.

Прием пакета осуществляется до тех 10 пор, пока дешифратор 27 окончания приема по .стробирующему сигналу с второго управляющего вьгхода микропроцессора 20 (в момент записи байта информации, осуществляемой в каждом цикле приема) не зафиксирует совпадение принимаемого байта с некоторой константой, задаваемой как конец пакета, причем данная константа одинакова для всех видов пакетов, 20

По окончании приема пакета (фикси-" рование байта "Конец пакета") срабатывает дешифратор 27, сбрасывая в исходное состояние индикатор 26, который, в свою очередь, блокирует работу 25 синхронизатора 24 приема и сбрасывает сигнал прерывания микропроцессора 20.

Однако поскольку четвертый и пятый управляющие входы микропроцессора 20 являются различными по приоритету вхо.30 дами прерывания, то по получении данного сигнала микропроцессор 20 в соответствии с фиксированным вектором прерывания переходит к подпрограмме анализа полученного пакета (фиг. 8).

При этом микропроцессор 20 взаимодействует с ПЗБ 17, обеспечивая считывание соответствующих управляющих команд через элемент И 21 (управление

ПЗБ 17). Дешифратор 29 адреса работает синхронно в соответствии с адресными и управляющими сигналами, пОступающими от микропроцессора 20.

Если поступивший пакет — маркер и он предназначен для данной сетевой 4 станции 2 (адрес получателя совпадает с собственным адресом станции) и принят правильно (что определяется проверочной последовательностью), то при наличии информации для передачи сетевая станция 2 осуществляет выдачу данной информации по ИК.

Сетевая станция 2 в режиме выдачи информации работает следующим образом.

Если анализ поля адреса получателя полученного маркера показал, что он предназначен для данной сетевой станции 2, то при наличии информации для передачи микропроцессор 20 осущест68 6 вляет перевод в режим выдачи. Запись передаваемого блока информации в блок

ОЗБ 18 от абонента, подключенного к данной сетевой станции 2, осуществляется через соответствующий блок 3 интерфейса в соответствии с установленным стандартом С2 или ИРПС (усеченный С2). Для этого в отсутствие за полнения блока ОЗБ 18 непереданным блоком информации микропроцессор 20 осуществляет установку блока 19 приема-передачи в режим приема, записывая. в него соответствующее управляющее слово. Блок 19 работает в синхронном режиме в соответствии с частотой, поступающей от тактового. †генерато

23. При установлении синхронного режима и сигнала о наличии информации у абонента осуществляется перезапись блока информации в ОЗБ 18. Если сигнал о наличии у абонента информации для передачи отсутствует и буферная часть ОЗБ 18 не заполнена, то данная сетевая станция 2 формирует маркер, передаваемый следующей по направлению передачи сетевой станции 2.

В случае наличия блока информации в буфере ОЗБ 18 осуществляется ее выдача в соответствии с форматом пакета (фиг. 6).

Для этого микропроцессор 20 осуществляет установку коммутатора 12 в положение, соответствующее работе первого 13 или второго 16 передатчика.

Необходимость наличия двух передатчиков, работающих на различных частотах, определяется выбором управляющего и информационного каналов.

Если сетевая станция 2 передает маркер, то используется первый передатчик 13, работающий на частоте УК, а если передается информационный пакет или квитанция о принятии управляюще

ro пакета, то используется второй передатчик 16, работающий на частоте

ИК. Одновременно с установкой коммутатора 12 вторым выходом триггера 32 режима осуществляются блокировка индикатора 26 и прерывание микропроцессора 20. По этому сигналу микро-. процессор 20 осущес;.вляет выборку из

ПЗБ 17 и ОЗБ 18 последовательности байтов соответствующего пакета (фиг. 6) с одновременным формированием (разряды 14-16 адресного слова) команды для включения синхронизатора

30 передачи. Выбранный байт информа7

13562 ции заносится в регистр 11 передачи по фронту сигнала от тактового генератора 23, а синхронизатор 30 передачи форьжрует сигнал ожидания для микропроцессора 20 (поступающий на

5 его третий управляющий вход) в течение всего цикла передачи данного байта. Одновременно синхронизатор

30 передачи осуществляет формирование стробов сдвига регистра 11 передачи, После выдачи одного байта снимается сигнал ожидания с микропрс IpccopB

20 и он выбирает следующий байт передаваемого пакета. Процесс повторяется до передачи байта конца пакета, Аналогичным образом осуществляется передача маркера и квитанции. При этом в режиме передачи сетевая станция 2 по УК устанавливается для работы с первым передатчиком 13, а блокировка индикатора 26 не осуществляется е

После выдачи информационного паке- Z5 та соответствующая сетевая станция 2 его передавшая, через некоторую задержку осушествляет формирование и выдачу маркера, разрешающего работу следующей за ней в направлении передачи сетевой станции 2, работающей аналогично, Информационный пакет, сформированный одной иэ сетевых станций 2, (а затем и маркер) через соответствующие

35 первые ключи 4, разветвители 5, усилители 6 и вторые ключи 15 всех сетевых станций 2 поступает на вход первой сетевой станции 1 (без задержек для переприема), которая в режиме приема работает аналогично сетевой станции 2. При этом информационный пакет и квитанция от сетевых стан. ций 2 поступают через второй фильтр

57 на второй приемник 58, а маркер и квитанция поступают на ее вход и через первый фильтр на первый приемник 35.

Необходимость введения второго индикатора 59 состояния приема обусловлена тем (фиг. 4), что при выдаче перпервой сетевой станцией 1 квитанции соответствующей сетевой станции 2 о подтверждении правильного приема от нее заданного количества информационных пакетов или квитанций об ошибке в приеме информационного пакета (которое посылается сразу же после получения ошибочного пакета) она по68 8 падает на вход первой с "тевой станции

1 и вызывает искажение принимаемого в данный момент информационного пакета. Кроме того, квитанция предназначена только для конкретной сетевой станции 2, вследствие чего она не должна обрабатываться первой сетевой станцией 1.

В этом случае при поступлении информации по ИК у-станавливается в "1" индикатор 59, который блокирует работу первого приемника 35 (УК). По окончании приема информационного пакета B ""..орой индикатор 59, как и первый индикатор 51 устанавливается в исходное состояние, С этой же целью на сетевых станциях 2 во время выда- . чи информационного пакета в канал с связи блокируется индикатор 26 состояния приема.

Первая сетевая станция 1 в режиме выдачи информации работает аналогично сетевым станциям 2, за исключением операции установки необходимого передатчика, поскольку первая сетевая станция 1 осуществляет передачу только на частоте управляющего канала.

После опроса всех подключенных сетевых станций 2 (что определяется получением маркера от последней из них) первая сетевая станция 1 выдает в канал свя=-.". маркер для следующего цикла опроса.

При правил".,ом приеме некоторого (заранее определенного) числа информационных пакетов, первая сетевая станция посьлает ей квитанцию-подтверждеьпле, содержащую информацию о номере последнего правильно принятого информационного пакета (фиг. 4).

Если пакет принят неправильно, то квитанция посылается сразу же и данная сетевая станция 2 повторяет переI дачу пакета в следующем цикле. Квитанциии по сылают ся по УК.

Настройка сетевых станций 2.для работы в определенном режиме, а также управляюшая информация, необходимая для передачи подключенным к ним абонентам, передаются в виде управляющих пакетов, содержащих адрес конкретной сетевой станции 2 (фиг. 4).

По получении данного пакета он переписывается в память ОЗБ 18 и выдается через блок 19 абоненту, а на первую сетевую станци|о 1 по ИК выдается квитанция о получении правильного (непоо лучении) пакета.

13 56268

20

35

Во втором режиме первая сетевая станция 1 может выдать маркер на передачу не на первую из подключенных сетевых станций 2, а на конкретную нз всей совокупности данных станций.

При этом в маркере указан адрес станции, подлежащей опросу, Работа блоков системы в данном режиме не отличается от описанной лля первого режима, Таким образом, по сравнению с известной системой передачи сообщений, принятой за базовый объект предлагаемая система позволяет обеспечить повышение скорости передачи сообщений и пропускной способности системы путем исключения переприемов информации в каждой промежуточной сетевой станции.

Формула из обре; ения

Система передачи сообщений, содержащая и последовательно соединенных в кольцо сетевых станций, вторые вход и выход которых подключены соответственно к выходу и входу каждого из и блоков интерфейса, причем каждая из (и-1) сетевых станций содержит последовательно соединенные первый и второй ключи, последовательно соединенные приемник, регистр приема, буфер данных, регистр передачи, к входам которого подключены информационные выходы постоянного запоминающего блока, информационные входы и выходы оперативного запоминающего блока, блока приема-передачи и микропроцессора, коммутатор и первый передатчик, последовательно соединeHEibIp- дешифратор окончания приема, к информационным входам которого подключены выходы регистра приема, индикатор состояния приема, к второму входу которого подключен выход приемника„ синхронизатор приема, второй выход которого подключен к управляющему входу регистра приема, счетчик адреса, буфер адреса, выходы которого подключены к адресным входам постоянного запоминающего блока, аператквнаго запоминающего блока, блока приема— передачи и адресным выходам микропроцессора, дешифратор адреса, второй выход которого через синхронизатор передачи подключен к первому управляющему вха-, у регистра передачи, триггер режима, первый выход которого подключен к управляющему входу коммутатора, и блок прерываний, первый и второй выходы которого подключены к первому и второму управляющим входам микропроцессора, к третьему управляющему входу которого подключен второй выход синхронизатора передачи, к четвертому и пятому управляющим входам микропроцессора подключены соответственно выход синхронизатора приема и первый выход тактового генератора, второй выход которого подключен к вторым управляющим входам синхронизатора приема, синхронизатора передачи и регистра передачи, третий выход тактового генератора - к входу синхронизации блока приема-передачи, к первому и второму управляющим входам которого подключены первый и второй выходы микропроце,-:=ора, третий выход которого подключен к первому управляющему входу. оперативного запоминающега блока и третьему управляющему входу блока приема-передачи, а к управляющему входу постоянного запоминающего блока — через элемент И, к второму входу которого подключен третий выход дешифратора адреса, четвертый выход которого подключен к входу сброса счетчика адреса, .-:етвертый выхоц микропроцессора — к третьему управляющему вха,цу синхронизатора,приема, превым управляющим входам дешифратора окончания приема, буфера данных, буфера адреса, а к второму управляющему входу оперативного запоминающего блока — через элемент

ИЛИ, к второму входу которого подключен пятый выход дешифратора адреса, к первому и второму управляющим входам которога подключены пятый и шестой выходы микропроцессора, а выход индикатора состояния приема подключен к второму входу блока прерывания, первая из и сетевых станций содержит первый приемник, последовательно соединенные первый и второй ключи, к второму входу последнего подключен передатчик, последовательно соединенные регистр приема, буфер данных и регистр передачи, к входам которого подключены информационные выходы постоянного запоминающего блока, информационные входы и вь ходы оперативного запоминающего блока., блока приема-передачи и микропроцессора, последовательно соединенные де1356268

15 шифратор окончания приема, к информационным входам которого подключены выходы регистра приема, первый индикатор состояния приема, к второму входу которого подключен вход регистра приема, синхронизатор приема, второй выход которого подключен к управляющему входу регистра приема, счетчик адреса, буфер адреса, выходы которого подключены к адресным входам постоянного запоминающего блока, оперативного запоминающего блока, блока приема-передачи и адресным выходам микропроцессора, дешифратор адреса, к первому и второму управляющим входам которого подключены первый и второй выходы микропроцессора, и синхронизатор передачи, первый выход которого подключен к первому управляющему входу регистра передачи, к второму управляющему входу которого, управляющему входу синхронизатора передачи, второму управляющему входу синхронизатора приема подключен первый выход тактового генератора, второй выход которого подключен к входу синхронизации блока приема-передачи, третий выход - к первому управляющему входу микропроцессора, к второму управляющему входу которого подключен первый выход синхронизатора приема, к третьему управляющему входу микропроцессора - второй выход синхронизатора передачи, третьи и четвертые выходы микропроцессора — к первому и втОрому управляющим входам блока приема-передачи, пятый выход - к третьему управляющему входу блока приема-передачи, к первому управляющему входу оперативного запоминающего блока, а к управляющему входу постоянного запоминающего блока — через элемент И, к второму входу которого подключен второй выход дешифратора адреса, третий выход которого подключен к входу сброса счетчика адреса, шестой выход микропроцессора - к третьему управляющему входу синхронизатора приема, управляющим входам буфера адреса, дешифратора окончания приема, ?0

45 буфера данных, а к второму управляющему входу оперативного запоминающего блока — через элемент 1 Л11, к второму входу которого подключен четвертый выход дешифратора адреса, к четвер гому и пятому управляющим ходам микропроцессора подключены первый и второй выходы блока прерываний, к первому входу которого подключен выход первого индикатора состояния приема,отличающая с ятем, что, с целью повьпиения пропускной способности системы путем уменьшения времени переприема, в каждую из (п-1) сетевых станций введены второй передатчик, фильтр, выход которого подктпочен к входу приемника, второй выход первого ключа через введенные последовательно соединенные разветвитель, второй выход которого подключен к входу фильтра, усилитель и сумматор, к второму и третьему входам которого подключены соотве..ственно выход первого передатчика и второй выход коммутатора через второй передатчик, соединен с вторым входом второго ключа, при этом второй выход триггера режима подключен к к управляющему входу первого индикатора приема, а в гервую из п сетевых станций введены второй индикатор состояния приема, к первому входу которого подключен выход дешифратора окончания приема, первый фильтр, сумматор, а вторсй выход первого ключа через введенные последовательно соединенные второй фильтр и второй приемник подключен к первому входу сумматора, выход которого подключен к входу регистра приема и второму входу первого индикатора состояния приема, а через последовательно соединенные первый фильтр и первый приемник, к второму входу которого подключен выход второго индикатора состояния приема, соединен с вторым входом сумматора, при этом пятый выход дешифратора адреса подключен к.второму входу блока прерывания,а выход регистра передачи подключен к входу передатчика.

1 3 56268

l356268

1356268

Япц0Л0 ПЙХ&7Ы

Ц ВС ПОП МОГПаЯЯ

4ПРПЗЯРНИС о0ирсииая nac zygdgте,иными

AGHPg ПГБ(ИУИ

ИУЧОАО ЙБКсП3й

Кбутпчция

ЯЯЭЮ /10Л МОИ@7Р

Чипа5инт

Орп0ерпина лослеапдПmesawcmz

135б268

Включение литания и иниццира5ание ра пакола

Переуоиа usрарпвции лп И пля Йы раннпи Ж . нет

Инп икация

О НаРпаЛЬнои п5пте .Сети

ЙЦ, йсех ссг щшнюы ив иРЫ маокер

Лнаяа раЙли сети нет пакет лриняят Я

? днпли3 апля улраУле ния лаитан. фя, уара5ление

L блпкорп5кп ЧК на оре Я ариею uepoprra QL Лд К

Ффикаци праФле се/Юи

Пвл цение тркера

om пхпеуней

РБТ кйлтаннеа да Пакещ ии нализ ЦиКЛ пия а а5ле- ля ссГ лния и @ кончен? нет ла@ а ga

Перепл кйиптнции ул ПЫ1 по УК

@08. 7

ПЕ1 гптооак прием

Перепалка паркера 8 idpowou ало и

Переча кбипанциц пля _#_z eo

УК

Ытрная лерер ю упрп1ления и &N ую аиннпй _#_2

Если инфпрпация и при1тнаю

Ожидание анфорпации пп кпнапап

Пакел по иняз

Р

Пакещ с пшийюи

? нет

O uyание кдияпнции

am йТ

Пра3ерка инщпрпации на арайильнасть

Конец иклй Р н щ

1 1 >6 / 68 дs /iü i/L: //2 L/J/./D //ца ц ц//цццц//осаки l///i,///то//а ИШ .Л "» чп пЬптс

ЩЩ:;7//// i gg w„

/1

Н " /1 "

, (, щ» рд ° РУ/ОЯЯ6"

;/ц//у(,1 // -д. щ7//ц///7 .: /ЯЦ

/ ф /7Рд д/, /i т//ти 1////

///7 Щ gJ g

МИ

I //7//

И /7 О И(К /б

//И -.. /

g0

//ф7РДц//Ы // l < /1/7//7/И /7/7:7/" У////

3 / j

Л//1Р1,,7///7 ///P/;PPg

/7;: У/(ф// 7 С)7/Я//7!3/ /.1 - "/. Г

5 мц // /j3Â

/:йгг/7 /7УИ

egg J,1///////РХО0Г(ИИт /ыА с/И

/7/7 НК

E//l ь Р

///, (Оф// ///77

Х/7///77%///Ъ //

g//g 8

Составитель П Тимоц ина

Техред П.Сердечко:.:а Корректор С. Черни

Редактор A. Огао

Заказ 5815//57

1ираж 636 П одписно F

ВИИП111 ) осударственногс ко итета СССР во д"! аи изобретений и открытий

113035, Москва,, il1" 35 ... Раушская наб., д. 4 /5

Производстве.-:но= пслигpафическое предг пия-., ие,. г:, Ужгород ул, Проектная 4