Цифровой измеритель rlc-параметров

Цифровой измеритель rlc-параметров

Иллюстрации

Показать все

Реферат

 

Изобретение позволяет повысить точность измерений RLC-параметров в широком частотном диапазоне. Измеритель содержит образцовый двухполюсник 2, формирователь 4 временных ин- .тервалов, умножитель 5, переключатели 7, 10 и 15, источник 9 опорного напряжения , интегратор 11, нуль-орган 12, набор 14 фазовращателей, отсчетньй блок 19, селектор 21 и генератор 22 импульсов. В измеритель введены резистор 3, синтезатор 6 частот, источник 8 напряжения смещения, регистр 13, аналоговый коммутатор 16, фазоинвертор 17, переключатель 18 и вычислительный блок 20. В измерителе , несмотря на наличие четьфех принципиально необходимых циклов, результат измерений формируется после каждого цикла, начиная с четвертого , что способствует уменьшению динамической погрешности. 2 ил. (Л 00 СП СХ) N(

„„SU„„1357874 А1

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5D 4 G 01 R 27/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4037224/24-21 (22) 17.03.86 (46) 07.12.87. Бюл. У 45 (72) Н.И.Грибок, В.М.Макух, Б.Б.Мороз, С.А.Савенко и С.Г.Романюк (53) 621.317 (088.8) (56} Авторское свидетельство СССР

У 467302, кл. G Oi R 27/26, 1972.

Авторское свидетельство СССР

У 808977, кл. G 01 R 27/02, G 01 R 27/26, 1981. (54) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ И.С-ПАРАМЕТРОВ (57} Изобретение позволяет повысить точность измерений И.С-параметров в широком частотном диапазоне. Измеритель содержит образцовый двухполюсних 2, формирователь 4 временных ин,тервалов, умножитель 5, переключатели

7, 10 и 15, источник 9 опорного напряжения, интегратор 11, нуль-орган

12, набор 14 фазовращателей, отсчетный блок 19, селектор 21 и генератор 22 импульсов. В измеритель введены резистор 3, синтезатор 6 частот, источник 8 напряжения смещения, регистр 13, аналоговый коммутатор 16, фазоинвертор 17, переключатель 18 и вычислительный блок 20. В измерителе, несмотря на наличие четырех принципиально необходимых циклов, результат измерений формируется после каждого цикла, начиная с четвертого, что способствует уменьшению динамической погрешности. 2 ил.

1357874

Изобретение относится к электроизмерительной технике и может быть использовано для построения цифровых измерителей RLC-параметров.

Целью изобретения является повышение точности измерений И.С-параметров в широком частотном диапазоне.

На фиг.1 показана блок-схема цифрового измерителя RLC-параметров; на фиг.2 — блок-схема формирователя временных интервалов.

Цифровой измеритель Ы.С-параметров (фиг.1) сбдержит клеммы 1 для подключения исследуемого двухполюсника, образцовый двухполюсник 2, резистор 3, формирователь 4 временных .интервалов, умножитель 5, синтезатор

6 частот, первый переключатель 7,источник 8 напряжения смещения, источник 9 опорного напряжения, второй переключатель 10, интегратор 11 нуль-орган 12, регистр 13, набор фазовращателей 14, третий переключатель 15, аналоговый коммутатор 16, фазоинвертор 17, четвертый переключатель 18, отсчетный 19 и вычислиI тельный 20 блоки, селектор 21 и генератор 22 импульсов.

Формирователь 4 временных интер- з0 валов (фиг.2) содержит дифференциальный усилитель 23, нуль-орган 24, элемент 2И 25, триггер 26, реверсивный счетчик 27, регистр 28, триггер

29, блок 30 сброса и элемент 2 ИЛИ 31, Клеммы 1 для подключения исследуемого двухполюсника последовательно соединены с образцовым двухполюсником 2, регистром 3 и синтезатором 6 частот, причем одна из клемм 1 и один о из выводов образцового двухполюсника 2 соединены с общей шиной измерителя, а параллельно резистору 3 включен первый вход умножителя 5, первый и второй входы умножителя 5 4> также соединены соответственно с первым и вторым входами формирователя временных интервалов, а к точке сое-. динения исследуемого двухполюсника и синтезатора 6 подключен первый вход переключателя 7, второй вход которого соединен с точкой соединения образцового двухполюсника 2 и резистора 3. Третий вход умножителя 5 соединен с общей шиной измерителя, четвертый вход — с выходом переключателя 18, выход умножителя 5 через источник S напряжения смещения соединен с вторым входом переключателя 10.

Первый вход последнего соединен с источником 9 опорного напряжения, а выход через интегратор 11 — с первым входом нуль-органа 12, второй вход которого соединен с общей шиной измерителя, а выход — c третьим входом формирователя 4, первым входом селектора 21 и входом управления вычислительного блока 20.

Выход переключателя 7 соединен с входами набора фазовращателей 14 и первым входом переключателя 15, к второму входу которого подключен выход аналогового коммутатора 16, с входами которого соединены выходы набора фазовращателей 14, а с выходом переключателя 15 соединены вход фазоинвертора 17 и первый вход переключателя 18, с вторым входом которого соединен выход фазоинвертора 17. Выходная шина селектора 21 и первый выход формирователя 4 временных интервалов подключены к входной шине вычислительного блока 20, который выходной шиной соединен с отсчетным блоком 19 и регистром 13, выходная шина которого соединена с управляющими входами синтезатора 6, переключателей 7, l5 и 18, коммутатора 16 и четвертым входом формирователя 4, первый и второй выходы которого соединены с входами управления переключателя ".О, причем первый

1 выход формирователя 4 соединен также с вторым входом селектора 21, с третьим входом кторогo соединен выход генератора 22 импульсов, Формирователь 4 содержит дифференциальный усилитель 23, два входа которого являются первым и вторым входами формирователя 4, а выход через нуль-орган 24 соединен с первым входом элемента 2И 25, вторым входом подключенного к инверсному выходу триггера 29, S-входом соединенного с выходом перехода через 0 реверсивного счетчика 27 и входом управления параллельной установкой этого счетчика. Параллельный вход счетчика 27 подключен к выходу регистра 28, вход которого является четвертым входом формирователя 4, а счетный вход счетчика 27 подключен к выходу элемента 2И 25 и S-входу триггера 26, R-вход которого соединен с R-входом триггера 29 и выходом элемента 2ИЛИ

31, второй вход которого подключен к выходу схемы 30 сброса, а первый

13578

3 вход является третьим входом формирователя 4. Прямые выходы триггеров

29 и 26 являются соответственно первым и вторым выходами формирователя

4. Второй вход нуль-органа 24 соединен с общей шиной.

Входная и выходная шины вычислительного блока 20 соединены с подсистемой ввода-вывода, а управляющий вход соединен с входом прерывания.

Если к, последовательному соединению исследуемого двухполюсника

Е„ образцового двухполюсника 2 Z, и резистора 3 R, приложить синусоидальное напряжение U(t)U sincot, 15 то в цепи протекает ток i(t) — sin (

Z х на Z„, Z» К соответственно равно см. о.o

U„(t) = Z„. — sin (ы t + q +,); (1) (6) 25

Ъ(ц. 0,) + Псм,.х

35 " о + см и о ° (7) + ср+ с „)) +dР„(U„. UR ) +

2Z2 о х к 222 о " (4) — соз(2 ы

+ U

См. о. х

+ Ц

См. о. Х

v„, (t) Пг цг

R Z cosy о о о 2 2

45 (5) х(U U )2 +П.(U U ) + V где U 50 значение нап(9) ряжения; напряжение смещения перемноnog 55 ключении к его

UcM, o,x (Ц U )2 второму входу напряжения на Х3 ц,() = Е, — sin (e t + M+V,); (2) (t) = R -"- sin (u)t + ц ), (3) о Z где Z — модуль комплексного сопротивления цепи; 1 — разность фаз напряжения и тока.

Умножая формулу (i) на формулу (3) и (2) на (3), получают

Uг„1

U (t) = — — R Z — соз — о> 2 о к хсоз(24з t + u+ v„)3 + d ü,(U„UR ) +

" о îcos(2u) t + + <ро) ) + o"Ä « — то же, но при подключении напряжения на Z, ; д (О, V )г,д (Б„ Б )г- квадратичные погрешности перемножителя при различных входных сигналах.

Напряжение смещения перемножителя имеет различные значения, поскольку при изменении сопротивления источников входных сигналов изменяются о6ратные входные токи.

Повернув фазу в (3) на 90 с помощью квадратурного фазовращателя 14 с коэффициентом передачи К и повторив операции умножения, получают (t) = K — — R Z — (sining (Б2,„1

Пх ф 2 о Х 2 Х вЂ” + + V„)l + o"q(U„UR ) +

112

+U =K — -R Z sinq cM nx Ф272 о х х

Пг

1 ф 2 г Rî, Z„ sin(2 t + y+q„) +

Н.о () = Кф — —, Ro Zo sin Q

I U2 ф222Но Zo sin(2gt + + ) +

Повернув фазу в формуле (3) на

180 с помощью фазоинвертора 17, ко" эффициент передачи которого равен 1, что просто реализуется, и повторив операции умножения, получают

Пг и (t) = — - - R Z созе+ -х 2Z2 о х х

+ — "- R -Z cos (2u! t + +Ю) + ох

Цг

2 2 о х к (8) Пг (t) = — — -R Z cosy+ о-о 222 о о о

+ — — R Z .cos(2wt + + ) +

Пг

2Z2 о

Повернув фазу в формуле (3) на

270 с помощью фазоинвертора 17 и квадратурного фазовращателя 14 и повторив те же операции, получают

5 13578

U „„(t) Кф 2 Rî Z„Sin 4 +

Ц2 оъ ф2Е2 о

Z„. я1п(2ц t +cff+ ff,) + (10)

) + цСМflх э

+ о (ц к ця цг

U „ (t) -К R, Z, ° sin y, + К вЂ” - R .Z sin(2cot +Ч+ ) + ц2 о 2Z2 о о о (11) y(U U )2 + Ц

Uo„= пТ --г R Z„cos с4„+ Ц „„„ (12) т,пТ + Цс„„+ a(пТ + Ц пТ;

30 цг оя y,+ (13) хпТ+ц, „+рпТ+ц пТ;,цг 35 пТ «2 2 K ф Rl, Z „sin с + (14)

nT + ц +Ы.nT + U, пТ;

U

ff- x

+ ц см. и. х

1 .fl. О пТ К, К Z, я1п + (15)

nT+ц,„„+AnT+Uc пТ; цем. о,о

U = -nT — — К Z сояу+ ц цг

h-x 2Z2 о х х см.о х (16) хnT+ ц „+ЫnT+ U, nT;

U = -nT — — R Z соя у+ цг

ll-o 2Я2 о о о

Квадратичные погрешности перемножителя неизменны в уравнениях (4), (б), (8) и (10) и Равны cf o(V„U <.), а также в уравнениях (5), (7), (9) и (11) и равны с „(U Uг ), что объясняется неизменностью амплитуды входных сигналов в пределах каждой из групп управлений. Обозначим для простаты о"п(Uê цг )2 = of и d (Uî Uff) =

Проинтегрируем напряжения в формулах (4) †(10) в пределах от 0 до пТ (19) см и о см о

+ U, nT, где U, „ — напряжение смещения интегратора;

U o — напряжение дополнительного смещения, вводимое для смещения интегрируемых напряжений в положительную область для простоты процесса двухтактного интегрирования.

Во втором такте формулы (12-(19) преобразуются в числа импульсов а ох хо

N = f — — + — a„Z .соя ; х о ц„ц " x х аоо fo

N = f — -+-- a Z ° cosqo о ц ц 1 о о о ао о

N = f — "-+ -- à Z sin

1 аоо fo

N = f — -+ — à Z ..sing; о о ц ц 1ф o о о аох fo

N = f — — — — а .Z соя .

-х о о о аоо fo

N = f — — — -- - Z coscjf;

-o о ц ц q о о ° о о ао. хо

N = f --- — -- а . Z я1п Ц оц ц 1ф к о О

И = f --- — -- а Z sin g аоо о

-о оц ц f4 о о о где а = U -пТ+ц +U nT+ Ы пТ; ох см.о.x см.п с аоо = цсч.о,о nT+U, „+цс nT+p пТ; пТ U2R, а о

2 2 аф =К .а,;

U — напряжение разряда; — частота заполнения, Выполнив вычисли":ельные операции„ получают (17) 50 (18) +ц, „. пт+ U „„+iünT+

+U, nT;

U„Kф

U = -nT —" — — R Z sing+

222 о х

+ +цсм о.х nT + цсм. о + U nT;

U = -пТ вЂ” - R .Z sin с + ц2К,о-о о о о Х х Х-х.

Z соя с = Z cos Lp

Х х N — N

o -o x

Z я п„« = Z sing х г к о о Я о -o откуда видно, что результаты измереНИЙ НЕ ЗаВИСЯт От ВЕЛИЧИН аох Е а,, а„, а ф, U,. При проведении измерений квадратурных составляющих

Z> sin g в широком частотном диапазоне к значительным погрешностям может привести фазовая погрешность

1357874 квадратурных фазовращателей, которая искажает соотношения (6), (7), (10) и (11). Поэтому для измерений в пределах каждого поддиапазона по частоте должен использоваться отдельный фазовращатель, обеспечивающий в нем стабильность своих фазовых характеристик. Фазоинвертор, который, обычно, не содержит реактивных элементов, заметных фазовых искажений не вносит, Измеритель работает следующим образом.

B процессе начальных установок в синтезатор 6 вводится код частоты, коммутатором 16 выбйрается необходимый фазовращатель 14, а в регистр

28 записывается число и тактов накопления. Накопление обеспечивает не20 обходимую чувствительность на высоких частотах, поскольку время интегрирования невелико, а выходное напряжение интегратора пропорционально С„. Режим, измерения синфазных либо квадратурных составляющих задается установкой переключателя 15.

Рассмотрим режим измерения индуктивности L последовательной

RL-схемы замещения. В качестве Z.2

30 включается образцовая индуктивность L.

После сброса блоком 30 триггеры

26 и 29 установлены в нулевое положение. При этом переключатель 10 переводится в нейтральное положение.

В момент времени t срабатывает нульорган 24, устанавливается триггер 26 в единичное положение, и к входу интегратора 11 подключается напряжение (переключатель 7--в верхнем положении, 40 переключатель 18 в верхнем положении) (6), где Z „ sin 4 ыL При этом из счетчика 27 вычитается единица..допустим, вначале в счетчик 27 записано число n = 3. Интегрирование напря- 4r жения (6) продолжается до момента t, когда из счетчика 27 вычитается последний (третий) импульс). При этом в него вновь записывается число 3 из регистра 28, а триггер 29 устанавливается в единичное положение. Это приводит к тому, что элемент 2И 25 закрывается, к интегратору 11 подключается напряжение разряда U,, а вычислительный блок 20 переводит переключатель 18 в среднее положение.

При этом открывается селектор 21 и на его внутренний счетчик поступают импульсы кода

N = a„+ (f /U)a, urL„, о который формируется в момент t срабатывания нуль-органа 12. Срабатывание нуль-органа приводит к прерыванию программы блока 20 и вводу кода N

Х1 в память блока 20, а также к приведению формирователя 4 в исходное состояние.

Поскольку переключатель 18 находится в среднем положении, на второй вход перемножителя 5 поступает напряжение, повернутое относительно (3) на 270 . Поэтому на вход интегратора поступает напряжение (10) и в процессе двухтактного интегрирования, аналогичном описанному, в память вычислительного блока вводится число импульсов

В начале второго такта второго цикла переключатель 7 переводится в нижнее положение, поэтому в третьем цикле интегрируется напряжение (10), где Ео sin g, = ыЬ,, а в память блока 20 заносится число ло

После, этого повторяется первый, второй цикл и так далее циклы. При этом в памяти блока 20 формируется

"таблица", в которой на места кодов записываются кОДы И х,тУ М х,т э И о У Но и т д

Как видно, после четвертого цикла в памяти постоянно находится набор из четырех кодов — результатов измерений. В вычислительном блоке 20 после четвертого цикла формируется результат

I I xa 1x1

L o

N — N о -о х после пятого цикла

N«1 — N x.

L о N(oi -о1

Ьх —

В начале второго такта третьего цикла переключатель 18 возвращается в верхнее положение, и в четвертом цикле интегрируется напряжение (7), а в память блока 20 записывается чис1357874 после шестого цикла

1 !

Nх7 N „

L = L

ХХ Е после седьмого цикла

N х7

L к4 о

1О после восьмого цикла

1 I! Х7 — 1-х7

"Х5 О и так далее.

Несмотря на наличие четырех прин- 15 ципиально необходимых циклов, результат измерений формируется после каждого цикла, начиная с четвертого, что способствует уменьшению динамической погрешности. 20

При изменении синфазных составляющих работа измерителя аналогична описанной, но переключатель 15 находится в нижнем положении.

25 формула изобретения

Цифровой измеритель Ю С-параметров, содержащий последовательно соединенные между собой и с общей шиной Зп измерителя клеммы для подключения исследуемого двухполюсника и образцовый комплексный двухполюсник, при этом вторая клемма для подключения исследуемого двухполюсника соединена с первым входом первого переключателя, второй вход которого соединен с первым входом умножителя, вторым выводом образцового двухполюсника и первым входом формирователя времен- 4о ньпс интервалов, первый и второй вы— ходы которого соединены с входами управления второго переключателя, первый вход которого. соединен с выходом источника опорного напряжения, 45 а выход через интегратор соединен с первым входом нуль-органа, второй вход которого соединен с общей шиной измерителя, а выход соединен с первым входом селектора, вторым входом соединенного с первым выходом формирователя временных интервалов, а третьим входом — с выходом генератора импульсов, а также содержащий отсчетный блок, третий переключатель и набор фазовращателей, причем выход первого переключателя соединен с входами всех фазоврашателей и первым входом третьего переключателя, о тл и ч а ю шийся тем, что, с целью повышения точности измерений

К1.С-параметров в широком частотном диапазоне, в него дополнительно введены синтезатор частот, аналоговый коммутатор, резистор, источник напряжения смещения, фазоинвертор, четвертый переключатель, регистр и вычислительный блок, причем первый выход синтезатора частот соединен с первым входом первого переключателя, а второй выход — с первым выводом резистора, вторыми входами умножителя и формирователя временных интервалов, второй вывод резистора соединен с первым входом формирователя временных интервалов, выход умножителя через источник напряжения смещения соединен с вторым входом второго переключателя, при этом третий вход умножителя соединен с общей шиной измерителя, а его четвертый вход — с выходом четвертого переключателя, двумя входами соединенного соответственно с входом и выходом фазоинвертора, причем вход последнего соединен с выходом третьего переключателя, вторым входом соединенного с выходом аналогового коммутатора, входы которого соединены с соответствующими выходами набора фазонращателей, а входом управления соединен с выходной шиной регистра, соединенной с входами управления синтезатора частот, первого, третьего и четвертого переключателей и четвертым входом формирователя временных интервалов, с третьим входом которого соединен выход нуль-органа, к входной шине вычислительного блока псдключены выход селектора и первый выход формирователя временных интервалов, причем вход управления вычислительного блока соединен с выходом нуль-органа, а выходная шина соединена с входами регистра и отсчетногG блока.

1357874

Составитель Н.Кринов

Техред А. Кравчук Корректор М.Максимишинец

Редактор О.Головач

Заказ 5994/45 Тираж 730 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4