Цифровой фильтр

Цифровой фильтр

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано в системах цифровой обработки сейсмических, акустических и других сигналов. Цель изобретения - увеличение быстродействия. Поставленная цель достигается за счет того, что в состав устройства входят счетчик 1 адреса, блок 2 памяти адресов, адресные регистры 3, 4, блок 5 памяти промежуточных результатов, регистр 6, сумматор 7, выходной регистр 8, счетчик адреса 9, блок 10 памяти весовых коэффициентов, умножитель 11, накапливающий сумматор 12, регистр 13, коммутатор 14, информационный выход 15 фильтра, блок 16 памяти входных отсчетов, информационный вход 17 фильтра, счетчик 18 адреса, выход 19 блока 20 синхронизации, выходы 21-28 блока 20 синхронизации. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 76 А1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4097480/24-24 (22) 25.07.86 (46) 07.12.87. Бюл. 1"- 45 (71) Киевский политехнический институт им. 50-летия Великой Октябрьской социалистической революции (72) Ю.С.Каневский, Л.М.Логинова и B.È.Ëoýèíñêèé (53) 681.32(088.8) (56) Авторское свидетельство СССР

N - 1059670,кл, Н 03 Н 17/06, 1982, Авторское свидетельство СССР

N- 1145346, кл, С 06 F 15/353, 1984. (54) ЦИФРОВОЙ ФИЛЬТР (57) Изобретение относится к области вычислительной техники и может быть использовано в системах цифровой об(51)4 С 06 F 15/353, Н 03 Н 17/06 работки сейсмических, акустических и других сигналов. Цель изобретения увеличение быстродействия. Поставленная цель достигается за счет того, что в состав устройства входят счетчик 1 адреса, блок 2 памяти адресов, адресные регистры 3, 4, блок 5 памяти промежуточных результатов, регистр

6, сумматор 7, выходной регистр 8, счетчик адреса 9, блок 10 памяти весовых коэффициентов, умножитель 11, накапливающий сумматор 12, регистр

13, коммутатор 14, информационный выход 15 фильтра, блок 16 памяти входных отсчетов, информационный вход

17 фильтра, счетчик 18 адреса, выхоц ф

19 блока 20 синхронизации, выходы

21-28 блока 20 синхронизации. 4 ил.

1 135

Изобретение относится к вычисли.тельной технике и может быть использовано в системах цифровой обработки сейсмических, акустических и других сигналов.

Формула свертки, реализуемая

,фильтром, имеет вид:

Ц у =, h„. х„, (1)

n=-0 где h; — весовые коэффициенты; х, — отсчеты входного сигнала.

Для реализации этого алгоритма необходимо, очевидно, обращение к, памяти входных отсчетов. Симметричность импульсной характеристики позволяет сократить число умножений, если входные отсчеты, которые должны умножаться на симметричные коэффициенты, предварительно просуммировать и затем умножить на соответствующий коэффициент. Но в этом случае в известном устройстве не повышается быстродействие системы, так как на одно умножение приходится дважды об-! ращаться к памяти входных отсчетов.

Кроме того, структура известного устройства, не позволяет распараллелить процесс вычисления, Цель изобретения — повышение быстродействия цифрового фильтра.

На фиг, 1 представлена блок-схема цифрового фильтра; на фиг. 2 — блоксхема блока синхронизации на фиг.3 .импульсная характеристика фильтра, на фиг. 4 — временные диаграммы уп равляющих сигналов, вырабатываемых блоком синхронизации.

Цифровой фильтр (фиг. 1) содержит счетчик 1 адреса, блок 2 памяти адресов, адресные регистры 3 и 4, блок 5 памяти промежуточных результатов, регистр 6, сумматор 7, выходной регистр 8, счетчик 9 адреса, блок 10 памяти весовых коэффициентов, умножитель 11, накапливающий сумматор

12, регистр 13, коммутатор 14, информационный выход 15 цифрового фильтра, блок 16 памяти входных отсчетов, информационный вход 17 цифрового фильтра, счетчик 18 адреса, выход 19 блока 20 синхронизации и выходы 21 — 28 блока 20 синхронизации.

Блок синхронизации 20 (фиг. 2) содержит счетчики 29 и 30 постоянной памяти и генератор 31 тактовых импульсов.

7976

5

g5

Для иллюстрации рабаты устройства рассмотрим в качестве примера реализацию цифрового фильтра с импульсной характеристикой, представленной на фиг. 3. Общее число коэффициентов равно 11. В силу симметрии характеристики общее число ненулевых коэффициентов равно (N+!)/2+1=7, а число различных ненулевых коэффициентов равно 4 (3 боковых и 1 центральный).

Для сокращения времени получения выходного отсчета у по формуле (1) ч предлагается результаты умножения

Ь Ох Ь х,,, Ь "-, запоминать и накапливать, так как в силу симметрии лученные промежуточные результаты будут использованы соответственно при получении следующих выходных отсчечщ ч М-2 ч+й-4 +2

Произведение входньгс отсчетов на центральный коэффициент не хранится, так как они принимают участие в вычислениях только один раз. Вместо (М-1)/2+1 обращений к памяти входных отсчетов (с учетом симметричности импульсной характеристики) для вычислений по формуле (1) их потребуется в два раза меньше.

Рассмотрим вычисление v-ro результирующего отсчета фильтра у при длине импульсной характеристики N =11, B этом случае счетчик 18 адреса работа-! ет по модулю М,= (N+1)/2+1=7, счетчик 9 адреса — по модулю !1 = (М1+1)/2=

4, счетчик 1 адрес.а — па модулю

М = N-1=10. С целью упрощения описания работы цифрового фильтра будем считать, чта прием информации во все регистры, умножитель, накапливающий сумматор, переключение счетного триггера и счетчиков осуществляется положительным перепадом синхраимпульсов, режиму записи в блоки 5 и 16 памяти соответствует нулевое значение на управляющем входе, а режиму чтения — единичные; сигналу переноса счетчиков соответствует нулевое значение на выходе пере. носа; нулевое значение на управляющем входе блока

5 памяти соответствует чтению по адресу на первом адресном входе и записи по адресу на втором адресном входе. Адресация блока 16 памяти входных отсчетов обеспечивается счетчиком 18 и блоком 20. Наблюдается последовательность адресов, формируемых для записи входных отсчетов в

II П

9+6 Ч 6

3 135797 этот блок, а также для чтения исходных данных из него.

Для адресации блока 10 памяти ве— совых коэффициентов используется второй счетчик 9 адреса, который изменя- 5 ет свое состояние по сигналу 22 блока 20 синхронизации. Для адресации блока 5 памяти промежуточных результатов используется блок 2 памяти адресов, в котором хранятся адреса за- 10 писи получаемых промежуточных результатов и адрес чтения накопленного промежуточного результата у . Производится прошивка блока 2 памяти адресов. Адрес записи из второго ре- 15 гистра 4 адреса поступает на второй адресный вход блока 5 памяти. Адрес чтения принимается в первый регистр

3 адреса и поступает на первый адресный вход этого же блока. Для адреса- 20 ции блока 2 памяти адресов используются первый 1 и второй 9 счетчики адреса. Необходимо учесть, что прошивка блока 2 памяти адресов выполнена со сдвигом на один адрес по отношению к адресам блока 16 памяти входных отсчетов и блока 10 весовых коэффициентов для согласования длины цепочки формирования слагаемых у

V для получения выходного отсчета у

I П ч

УЧ V УЧ

Цикл вычисления выходного отсчета составляет 6 тактов. В исходном состоянии счетчики 1 и 9 установлены 35 в нулевое состояние, а счетчик 18 в состояние "001".

В первом такте работы фильтра в умножитель 11 по сигналу 22 блока 20 синхронизации принимается входной 4р отсчет х и весовой коэффициент hо, Во втором такте произведение

Ь х „ выдается из умножителя 11 и поступает на входы накапливающего сумматора 12 и регистра 13. В этом же такте в умножитель 11 принимаются входной отсчет х и весовой коэффициент hz.

6 4

В остальных тактах в сумматоре 12 происходит последовательное накапливание следующих произведений (умножение на нулевые коэффициенты не выполняется): Й х,, hzx, h x

Ч И < И

hex -g

В третьем такте по сигналу 21 блока 20 синхронизации происходит установка в нуль регистра 6. По сигналу 28 блока 20 синхронизации значение с выхода регистра 13 проходит через коммутатор 14 на второй вход сумматора 7. Полученная сумма у„

= h х + p = у" + 10 с выхода суммаО ч ч тора 7 поступает на информационный вход блока 5 памяти промежуточных результатов и записывается в блок 5 памяти по адресу, хранящемуся в регистре 4 адреса. По этому адресу будет храниться накапливающийся промеII жуточный результат у для вычисления

V+

Ч о такте происходит прием значений х „ и h в умножитель 11 и выдачи произведения Ь х„,на выходе накапливающего сумматора 12 и регистра 13. В это время в сумматор 12 и регистр 13 принимается произведение h x вы 2 yzу данное из умножителя в предыдущем такте. В сумматоре 12 получаем сумму у = h x + h x . Произведение

Ч II Ч г Ч-

h>x> с выхода регистра 13 через коммутатор 14 поступает на второй вход сумматора 7. На первый вход этого сумматора поступает принятое в предыдущем такте в регистр 6 из блока 5 памяти накопленное значение промежуIt точного результата у + для вычисления выходного отсчета у . На сумматоре 7 выполняется сложение

В шестом такте произведение h x выК YУ дается из умножителя 11, значение

Ьх„ принимается в сумматор 12 и регистр 13. В сумматоре 12 происходит накопление суммы

В третьем такте в умножитель 11 принимаются значения x„ h произ- . ведение h x принимается в накаплич вающий сумматор 12 и в регистр 13 (по управляющему сигналу 22 блока 20 синхронизации), Причем накапливающий сумматор 12 находится в режиме "без накопления (на управляющем выходе

24 блока 20 синхронизации уровень логического нуля). у,=hx„+hx„+hx

С выхода регистра 13 значение h x через коммутатор 14 поступает на второй вход сумматора 7, на котором суммируется с принятым в четвертом такте в регистр 6 из блока 5 памяти на-. копленным промежуточным результатом у,, для вычисления выходного отсчета

gI

tI °

Ч.

1357976

6 регистра 6. На выходе сумматора получают выходной отсчет

В этом же пятом такте происходит запись в блок 5 памяти промежуточного зна ения у>,,rIo адресу, TIpHHHTOMy во второй регистр 4 адреса из блока 2 памяти адресов. В шестом такте значение Ь х, полученное на умножителе

11 в предыдущем такте, принимается в сумматор 12 и регистр 13, В сумматоре 12 накапливается сумма

По сигналу 28 блока 20 синхронизации коммутатор 14 пропускает значение у с выхода накапливающего сумч матора 12 на второй вход сумматора

7, На первый вход этого сумматора 20 поступает полное промежуточное знаи чение у„ для вычисления выходного отсчета, принятое в предыдущем такте в регистр 6 из блока 5 памяти промежуточных результатов. Таким образом, на сумматоре 7 получают значение выходного отсчета

yv уv + у и

В седьмом такте это значение принимается в выходной регистр по сигналу

23 блока 20 синхронизации, Запись исходных данных в блок 16 памяти входных отсчетов происходит в пятом такте по сигналу 19 блока, 20 синхронизации по адресу, сформированному на счетчике 18 адреса. По сигналу 25 блока 20 синхронизации на управляющем входе счетчика 18 его 40 состояние увеличивается на две единицы, а по сигналу 26 — на единицу.

Таким образом, в шестом такте происходит считывание из блока 16 памяти входных отсчетов значения х „, а 45 иэ блока 10 памяти весовых коэффициентов — значения п для вычисления следующего выходного отсчета у „,. В седьмом такте значения h и х „принимаются в умножитель 11 и цикл вычислений повторяется аналогичным образом. В двенадцатом такте результат из накапливающего сумматора 12

55 через коммутатор 14 поступает на второй вход сумматора 7, на первый вход которого поступает значение у из и

yv+ который в следующем такте принимается в выходной регистр 8, Таким образом, завершается второй цикл вычислений.

Формула и з о б р е т е н и я

Цифровой фильтр, содержащий первый счетчик адреса, информационный выход которого подключен к первому адресному входу блока памяти адресов, выход которого подключен к информа— ционному входу первого адресного регистра, выход которого подключен к информационному входу второго адресного регистра, выход первого регистра подключен к первому входу сумматора, выход которого подключен к информационному входу выходного регистра, выход которого является информационным выходом фильтра, второй счетчик адреса, информационный выход которого подключен к адресному входу блока памяти весовых коэффициентов, выход которого подключен к первому входу умножителя, выход которого подключен к информационному входу накапливающего сумматора, второй регистр, блок памяти входных отсчетов, информационный вход которого является информационным входом фильтра, блок синхронизации, первый и второй выходы которых подключены соответственно к входу записи/чтения блока памяти входных отсчетов к установочному входу первого регистра, третий выход блока синхронизации подключен к счетному входу второго счетчика адреса, тактовым входом умножителя, накапливающего сумматора, первого и второго регистров, первого и второго адресных регистров, четвертый и пятый выходы блока синхронизации подключены к установочным входам соответственно выходного регистра и накапливающего сумматора, о т л и— ч а ю шийся тем, что, с целью увеличения быстродействия,в него введены коммутатор, третий счетчик адреса и блок памяти промежуточных результатов, первый и второй адресные входы которого подключены к информационным выходам соответственно первого и второго адресных регистров, 7 1357 97á 8 выход блока памяти промежуточных ре- которого подключен к второму входу зультатов подключен к информационно- . умножителя, выход переноса второго му входу первого регистра, первый счетчика адреса подключен к счетноинформационный вход коммутатора под- му входу первого счетчика адреса, ин5 ключен к выходу накапливающего сум- формационный выход второго счетчика матора, выход умножителя подключен адреса подключен к второму адресному к информационному входу второго ре- входу блока памяти адресов, шестой гистра, выход которого подключен к и седьмой выходы блока синхронизавторому информационному входу комму- 1О ции подключены соответственно к входу татора, выход которого подключен к обнуления и установочному входу информационному входу блока памяти третьего счетчика адреса, а восьмой промежуточных результатов, информа- и девятый выходы блока синхронизационный выход третьего счетчика ад- цин подключены к управляющим входам реса подключен к адресному входу бло- 15 соответственно блока памяти промежука памяти входных отсчетов, выход точных результатов и коммутатора.

1357976

Таа77Ы

Составитель А.Баранов

Редактор Е.Папп Техред М.Ходанич

Корректор B.Áóòÿãà

Заказ 6001/51 Тираж 671

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул, Проектная, 4