Аналого-цифровой преобразователь

Аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

.Изобретение относится к импульсной технике и может быть использовано для построения быстродействующих и прецизионных трактов амплитудного анализа в многоканальных-спектрометрах . В устройство, содержащее аналоговое запоминающее устройство 1, основной ЦАП 6 и ЦАП 7 разравнивания, регистр 4 последовательного приближения , тактовый генератор 3, источник 5 опорного напряжения, два вспомогательных регистра 10 и 11, двоичньй счетчик 9 разравнивания, сумматор 12, компаратор,8 и устройство управления 2, с целью повышения быстродействия введены дополнитель-. ный ЦАП 18, т/2 D-триггеров 19-20, третий вспомогательный регистр 16, второй сумматор 15. 1 з.п. ф-лы, 2 ил., 1 табл. I (Л со ел ас :

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) А1 (51)4 Н 03 И 1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3877437/24-24. (22) 04.04.85 (46) 07, 12. 87, Бюл. М 45 (72 ) А. Ф. Белов и Ю, Ю. Доценко (53) 681. 325 (088. 8) (56) Антоневич А,И,, Буцкий В,B., Саржевский А.М. Десятиразрядньп» аналого-цифровой преобразователь последовательного приближения на.интег" ральных схемах.-ПТЭ. 1982, М 1, с. 115, Жуков А.В., Махов В.Н., Ржендинская G,Н. Быстродействующий спектрометрический аналого-цифровой преобразователь. — ПТЭ, 1984, 1(* 2, с, 87-90. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к импульсной технике и может быть использовано для построения быстродействующих и прецизионных трактов амплитудного анализа в многоканальных спектрометрах. В устройство, содержащее аналоговое запоминающее устройство 1, " основной ЦАП 6 и ЦАП 7 разравнивания, регистр 4 последовательного приближения, тактовый генератор 3, источ.ник 5 опорного напряжения, два вспомогательных регистра 10 и 11, двоичный счетчик 9 разравнивания, сумматор 12, компаратор,8 и устройство управления 2, с целью повьппения быстродействия введены дополнитель-. ный ЦАП 18, ш/2 D-триггеров 19-20, третий вспомогательный регистр 16, второй сумматор 15. 1 з.п. ф-лы, 2 ил., 1 табл.

1 1358094 2

Изобретение относится к иы ульс- гера устанавливаются в единичное сосной технике и может быть использова- тояиие и добавляется единица к содерно например для построения быстро- жимому двоичного счетчика 9 разравнидействующих и прецизионных трактов вания. Высокий потенциал старшего

5 амплитудного .анализа в многоканальных разрядного выхода РПП 4 включает и-1 спектрометрах, старший разрядный ток с весом 2

Цель изобретения — повышение быст- ЦАП 6, а высокие потенциалы D-тригродействия и точности преобразования. геров включают соответственно пьедиНа фиг.1 представлена блок-схема 10 стальные разрядные токи с весами 2—

o" преобразователя; на фиг, 2 — блок- 2 ЦАП 18, и формируется исходный схема компаратора. пьедестал, равный 2 + ..., + 2 едиАналого-цифровой преобразователь ничным квантам. На выходе ЦАП 7 раэ(АЦП) содержит аналоговое запоминаю- равнивания устанавливается ток разщее устройство (АЗУ) 1, блок 2 управ- 5 равнивания (I „). По окончании имления, тактовый генератор 3, . регистр пульса на четвертом выходе устройст4 последовательного приближения (РПП), ва 2 управления происходит перевод который построен на основе ИС типа АЗУ по его управляющему входу в реК155ИР17 с инверсией разрядных выхо- жим хранения, одновременно запускаетдов при помощи логическн1 схем НЕ, 20 ся генератор 3, управляющий работой источник 5 опорного напряжения, и- РПП 4, и бликируются первые входы разрядный первый основной ЦАП 6, m- блока 2 управления. разрядный второй ЦАП 7 разравнивания, Компаратор 8 анализирует алгебкомпаратор 8, двоичный счетчик 9 раз- раическую сумму токов от АЗУ 1, осравнивания, первый 10 и второй 11 25 новного ЦАП 6, ЦАП 7 разравнивания в спомо гательные регистры, первый и третьего ЦАП 18. Величины выходносумматор 12, резистор 13 преобраэо- го тока (I Ä,„ ) АЗУ 1 пропорциональвания выходного напряжения АЗУ 1 в на амплитуде измеряемого напряжения. его выходной ток (I< „,), токовый вы- Результаты сравнения по тактам заI ход 14 основного ЦАП 6, второй сумма- З0 писываются в РПП 4, который в свою тор 15, третий вспомогательный ре- очередь управляет выходными токами гистР 16, токовый выход 17 тРетьего основного ЦАП 6. Осуществляется обычm

ЦАП 18 с первого 19 по --й 20 Р- ное аналого-цифровое преобразование

У

2 по методу поразрядного преобразоваITL триггеры, выход 21 завершения преоб- 35 ния. В ЦАП 18 разряд 2 используетразования РПП 4. ся для увеличения выходного тока ЦАП

Компаратор 8 выполнен на опера- 6 на величину максимального тока ционном усилителе 22, третьем резис- разравнивания. торе 23 компаратора 24 напряжения, Алгебраическая сумма выходного первом резисторе 25, первом конден- 40 тока (I i@ ) АЗУ 1 и тока разравни-. саторе 26, четвертом резисторе 27, вания (I,„ ) измеряется алгебрапервом и втором диодах 28 и 29, вто- ической суммой токов основного (I„ ром конденсаторе 30 и втором резис- и дополнительного (I gpss ) ЦАП 6 и., торе 31. ЦАП 18, причем дополнительный ток

Преобразователь работает следую- 45 образуется токами пьедесталов и дубщим образом. лирующими токами, Измеряемое напряжение поступает Остальные разряды ЦАП 18 испольна информационный вход АЗУ 1. С при- зуются для повышения быстродействия ходом входного логического сигнала основного ЦАП 6, причем разряды с

"Запуск" на первый вход блока 2 управ- 5о весом 2, 2 . ..,, 2 ЦАП 18 ления на его четвертом выходе появ- используются для задания пьедесталяется отрицательный импульс (дли- лов, которые в процессе преобразовательностью 500 нс), который устанав- ния последовательно выключаются в ливает по Б-входу в исходное состоя- порядке убывания их весов, при этом, ние РПП 4 (т.е. его старший Q +p+1 55 в том же порядке производится сравраэрядный выход и выход СС конца пре- нение дублирующих разрядов 2

-з образования устанавливаются в единич- 2, ...,2 ЦАП 18 с алгебраической ное состояние, а все остальные раз- суммой токов, присутствующих в даирядные выходы — в нулевое), D-триг- ный момент на входе компаратора 8. з 13

Разряды 2 ", 2, 2,...,,2 ЦАП 18 учитываются при формировании оконча- . тельного выходного кода АЦП.

В первом такте РПП 4 преобразование начинается вычитанием тока старmего (2 ) разряда ЦАП 6 из результирующего тока, который представляет собой в данный момент сумму I „„ +

+ ?р, за вычетом дополнительного тока (Х,„ ), формируемого ЦАП 18 при помощи предварительного включения разрядных токов, имеющих веса -Я m-< о

2, 2, ...,2, т.е. всех пьедестальных токов. Если ток старшего разряда (2 ) ЦАП 6 меньше результирующего тока, то на выходе компаратора 8 формируется низкий потенциал, и ток старшего разряда ЦАП 6 остается включенным. Если ток старшего разряда (2 ) ЦАП 6 больше результирующего, то потенциал на выходе компаратора 8 изменяется, и ток старшего разряда ЦАП 6 выключается, а следовательно, старший разрядный выход (Q„, ) РПП 4 сбрасывается в нулевое состояние. Сравнение токов в первом такте преобразования осуществляется грубо в прецелах установленm-Q ного пьедестала, т.е. до 2 +

+ 2м — 4 + ° ° ° +24 () в следующих тактах преобразования оно будет скорректировано до нужной точности. В начале второго такта РПП

4 его следующий (Я„ р) выход устанавI ливается в единичное состояние, которым включается следующий по вели ъ — чине ток, имеющий вес 2 ЦАП 6.

В результате сравнения с результирующим током <причем результирующий ток. может быть уменьшен включенными старшими разрядами ЦАП 6 по результатам предыдущих сравнений) этот ток остается включенным или выключенным ана58094

B начале такта (n-m+3) РПП 4 устанавливается высокий потенциал на его выходе (й,, ), по переднему фронту которого сбрасывается в нулевое состояние старший D-триггер 20, который выключает разрядный ток с

m-2 весом 2 . ЦАП 18, и сравнивается с результирующим током дублирующий ток

10 с весом 2 ЦАП 18, т.е. второй раз идет сравнение с током, имеющим одиФта 1 наковый вес {2 ) только при разных значениях пьедестала: первое сравнение в такте (n-m+2 ) также при пьеде15 стала (2 +... +2 +2 ), a второев такте (n-m+3) при пьедестале (2 +

+...+ 2 " ). Установка разряда 2

ЦАП 18 и последующих разрядов 2 и 2 ЦАП 6 — такты (n-ш+4) и (n-m+

20 +5) - требует, чтобы точность сравнения была намного лучше (2 +. ° .+

+ 2 ),квантов, Это легко достигает" а ся, так как младшие разряды требуют меньшего времени установления, чем старшие разряды, где переключаются большие токи.

Последующие каждые три такта преобразования аналогичны предыдущим трем тактам, только измерения проис30 ходят при включенном разрядном пье дестале, являющемся старшим в предыдущем сравнении, В предпоследнем так те РПП 4 по переднему фронту перебрасывается младший Э-триггер 19 в

З5 нулевое состояние,- которое выключает в ЦАП 18 последний пьедестал, имеюо щий вес 2, и сравнение дублирующего разряда ЦАП 18 повторяется при нулевом пьедестале. Установка данного о

40 разряда и разряда 2 ЦАП 6 в последнем такте РПП 4 требует, чтобы точность сравнения была намного лучше одного кванта.

Указанная последовательность излогично предыдущему такту, h-3 Ttl

Последующие разряды 2, . ° ., 2

ЦАП 6 обрабатываются аналогичным crio собом, начиная с третьего такта, и заканчиваются (и-m)-м тактом регистра

4, В следующем такте (n-m+1) РПП 4 аналогичным способом обрабатывается дублирующий разряд (2 ) ЦАП 18, а затем таким же образом в такте (п-ш+

+2) обрабатывается разряд 2

ЦАП 6. В тактах РПП 4 с первого по (и-ш+2) включительно, сравнение осуществляется с точностью до 2 +

+ 2 +...+2 канала (кванта). цательного перепада, который поступает на второй вход блока 2 управления и по которому на его пятом выхо45

55 мерений позволяет установиться старшим разрядам ЦАП 6 и ЦАП 18 с требуемой точностью, пока не сняты все пьедесталы.

На этом взвешивание выходного тока (lzÄÄ ) АЗУ 1 заканчивается, В

РПП 4 по окончании преобразования устанавливается код, эквивалентный сумме вых + ? р"з"

Преобразование заканчивается с появлением на выходе СС РПП 4 отри5 135 де формируется стробирующий импульс.

По этому импульсу переписываются коды .в первый 10, второй 11 и третий

l6 вспомогательные регистры соответственно. Кроме того, АЗУ 1 переходит в режим выборки по его управляющему входу, появляется импульс Код готов" и разблокируются первые входы блока 2.

В сумматоре 15. суммируются управляющие коды ЦАП 6 и ЦАП 18, которые т!- поступают с выходов 2, ..., 2 первого регистра 10 и выходов 2

2 третьего регистра 16 и на выходе ! сумматора 15 формируется код 2

2".

Полученный в сумматоре 15 код и код младшего разряда регистра 10 имеющего вес 2, поступаЬт на первые входы первого сумматора 12, на вторые выходы которого с инверсных выходов второго регистра 11 постутает код разравнивания. В сумматоре 12 происходит вычитание кодов, поступивших на его входы (т,е. из суммарного преобразованного кода вычитается код разравнивания). Результат, соответствующий измеряемому напряжению, IIo сигналу "Код готов" с выхода сумматора 12 переписывается во внешнюю память.

После этого преобразователь готов к следующему преобразованию.

Переходной процесс установления выходного тока ЦАП б (Х„„ ) имеет экспоненциальный характер, причем время установления тока старшего разряда с точностью половины младшего разряда составляет Т „„ = 9, где . — постоянная экспоненты (так например для 11С Х1108ПА1 = 300/9

33 нс, Т„„. = 300 нс).

Для точного 12-разрядного ЦАП должны соблюдаться точностные соотношения установления разрядных токов в соответствии с таблицей, График и таблица динамической погрешности от нормализованного времени Т„ „ /Т приведены в литературе и с достаточной точностью подтвердились при экспериментальной проверке на предлагаемом АЦП, Из алгоритма преобразования таблицы и исходя из правильного определения двух младших разрядов АЦП (в этот момент все пьедесталы выключены) определяется сначала разряд 2 ЦАП, 8094

18, а затем младший разряд 2 ЦАП 6)

iI откуда следует, что минимальный период генератора 3 должен быть более 2.

Однако при определении старшего !! разряда 2 ЦАП 6 включены все пьедесталы (2 + 2 +2 +2 при m=8), что дает возможность определять его не с точностью 0,01257, а с точностью

8Х и затратить время, согласно таблицы, не 9, а 37

Таким образом, период генератора

3 должен быть не менее 3i, а общее

15 время преобразования АЦП составлять в такте (п+р+1) 3 =51Г=6Т„ при

n=I2, m=8, р=4, Из таблицы видно, что старшие шесть разрядов успевают установитъся . .(после их включения при грубом сравнении) с требуемой точностью до снятия пьедесталов 2 и 2, а младшие разряды устанавливаются за время, меньшее, чем З,ОГ

Предлагаемое решение позволило, увеличить. быстродействие АЦП в два раза.

Быстродействие компаратора определяется напряжением его перевозбужЗ0 дения, соответствующим необходимой точности преобразования, которое в свою очередь определяется половиной тока младшего разряда используемого основного ЦАП .(в данном случае ЦАП 6).

С увеличением точности преобразования уменьшается напряжение перевозбуждения компаратора, а следовательно, уменьшается его быстродействие.

При диапазонах входных сигналов

4О 0-5 В и 4096 уровнях квантования величина половины младшего разряда составляет +0,75 мВ, а ток половины мпадшего разряда ЦАП 6 — менее 1 мкА.

Зти условия определяют выбор компа45 Ратора по входным, параметрам.

Предлагаемое решение позволяет исключить зависимость быстродействия компаратора 8 от заданной точности преобразования, так как усилитель 22 . работает в режиме пропорционального преобразования на 25 результирующего тока во входное напряжение компаратора 24 в моменты равенства выходных токов АЗУ 1 и ЦАП 6 ° 18 и 7.

При .этом момент срабатывания компаратора 24 определяется скоростью нарастания выходного сигнала усилителя 22.

7 1

В .случае нарушения равенства токо усилитель 22 благодаря наличию цепи нелинейной. обратной связи (диоды

28 и 29 - резистор 27) будет. рабо.тать- в нелинейном режиме, ограничивая напряжение на входе компаратора

24. В момент сравнения с данной точностью выходных токов АЗУ 1 и ЦАП 6, 18 и 7 на прямом входе компаратора

24 устанавливается напряжение перевозбуждения, соответствующее его максимальному быстродействию.

Конденсатор 30 и резистор 31 образуют цепь положительной обратной связи компаратора 24, необходимую для устранения его самовоэбуждения, Конденсатор 26 обеспечивает устой чивость усилителя, сглаживание его переходной характеристики, сужение полосы пропускания и подавление избыточных резонансных шумов.

Н4 токовом выходе 14 ЦАП 6 посто-. янно поддерживается потенциал "виртуальной" земли, выходное сопротивление ЦАП 6 (т,е ° входное сопротивление усилителя 22) составляет единицы ом, что уменьшает постоянную времени входной цепи усилителя 22 до величины менее 0,2 нс, Усилитель 22 должен быть широкополосным со -скоростью нарастания выходного сигнала не.менее 50 В/мкс (например, К574УД1, 154УД4 или гибридный микроузел КГ02-УИЗ и др,), Таким образом, звено: усилитель

22 - компаратор 24 напряжения увели .. чивает быстродействие и точность преобразования.

При использовании в предложенном о устройстве усилителя КГ02-УИЗ, ком.-: паратора KP 597CA2 и ЦАП К 1108 ПА1 получены. время преобразования устройства 1,8 мкс, дифференциальная нелинейность 1Х в динамическом диапазоне 200, при этом термостабильность . коэффициента преобразования составляет 0,025X/10 С, а нуля характеристики — 0,3 канала/10 С.

1. Аналого-цифровой преобразователь, содержащий аналоговое запоминающее устройство, и-разрядный первый цифроаналоговый преобразователь и и-разрядный второй цифроаналоговый преобразователь, (n+p+I)-разрядный регистр последовательного приблиФормула. изобретения

358094 Q в жения, где р = m/2, источник опорного напряжения, тактовый генератор, два регистра, двоичный счетчик им( пульсов, первый сумматор, компаратор

5 и блок управления, первый вход которого является шиной управления, первый выход — шиной "Код готов", а второй выход соединен с управляющим входом аналогового запоминающего устройства, информационный вход которого является входной шиной„ а выход подключен к первому выводу токоограничивающего элемента, выполненного на резисторе, второй вывод которого объединен с выходами первого и второго цифроаналоговых преобразователей и подключен к входу компаратора, входы эталонного напряжения первого и второго цифроаналоговых преобразова0 телей объединены и подключены к выходу источника опорного напряжения, третий выход блока управления соединен с управляющим входом тактового

25 генератора, выход которого подключен к С -входу регистра последовательного е приближения, D-вход которого соединен с выходом компаратора, à S-вход объе-. динен со счетным входом двоичного

З0. счетчика импульсов и подключен к четвертому выходу блока управления, вто1 рой вход которого соединен с выходом

"Конец преобразования" регистра последовательного приближения, Е-вход, которого является шиной нулевого по35 тенциала, информационные входы первого и и-го разрядов первого цифроаналогового преобразователя и первого регистра соответственно объединены и подключены соответственно к первому и (и+р+1)-му разрядам регистра последовательного приближения, стробирующие входы первого и второго регистров объединены и подключены к

4 пятому выходу блока управления, информационные входы второго цифроаналогового преобразователя и второго, регистра соответственно объединены и подключены к соответствующим выхо-,дам двоичного счетчика импульсов, выход первого разряда первого регистра соединен с входом первого разряда первых входов первого сумматора, вы,.ходы которого являются соответствующими выходными шинами а BTopbIe вхо ды подключены и инверсным выходам соответствующих разрядов второго регистра, отличающийся тем, что, с целью повышения быстро1358094 иены с соответствующими разрядами, начиная с второго, первых входов первого сумматора, информационные входы

5 всех D-триггеров соединены с общей шиной, вход эталонного напряжения третьего цифроаналогового преобразователя соединен с выходом источника опорного напряжения, а выход третьего цифроаналогового преобразователя соединен с выходами первого и второго цифроаналоговыхпреобразователей, 2, Преобразователь по п.1, о т— л и ч а ю шийся тем, что, с целью повышения быстродействия и точности преобразования, компаратор вы-. полнен на операционном. усилителе, компараторе напряжения, двух ограничительных диодах, четырех токозадающих элементах, выполненных на резисторах, и двух накапливающих элементах, выполненных на конденсаторах, неинвертирующий вход операционного усилителя соединен с шиной нулевого

25 потенциала, а инвертирующий вход объединен с первым выводом первого конденсатора, первым выводом первого резистора, входами "+" и "-" cooTветственно первого и второго диодов

30 и является, входом компаратора, выходом которого является прямой выход компаратора напряжения, инверсный выход которого подключен к „первому выводу второго конденсатора, второй

35 вывод которого объединен с первым выводом второго резистора и подключен к инверсному входу компаратора напряжения, прямой вход которого соединен с первым выводом третьего ре- .

4О зистора, второй вывод которого объединен с вторыми выводами первых конденсатора и резистора, первым выводом четвертого резистора и подключен ч к выходу операционного усилителя, 45 второй вывод четвертого резистора объединен с выводами - и "+ соответственно первого и второго диодов, а второй вывод второго резистора является шиной нулевого потенциала.

I

° Номер разряда 1 2 3 4 5

Точность установки Х

25,4 12,8 6,4 3,2 1,6 0,8 0,4 0,2 О,1 0,05 0,025 0,125

1,5 2 3 334, действия, в него введены третий (m+1 )-разрядный цифроаналоговый преобразователь, m/2 D-триггеров, где

men — 1, третий регистр, второй (n-1)-разрядный сумматор, первые входы которого соединены с соответствующими выходами разрядов, кроме первого, первого регистра, а вторые входы подключены к соответствующим выходам третьего регистра, стробирующий вход которого соединен с пятым выходом блока управления, а входы разрядов третьего регистра, кроме старшего, объединены с входами соответствующих четных разрядов, кроме ставшего, третьего цифроаналогового преобразователя, с входами синхронизации соответствующих D-триггеров и подключены к каждым третьим информационным выходам, начиная с второго, регистра последовательного приближения, входы установки в "1" D-триггеров объединены и подключены к четвертому выходу блока управления, выходы D-триггеров подключены соответственно к входам н ечетных р азрядо в, кроме старшего, третьего цифроаналогового преобразователя, информационные входы с второго по m-й первого цифроаналогового преобразователя и первого регистра соответственно объединены и соедине-. ны с соответствующими информационными, начиная с третьего до (ш+р+1)-го, кроме каждого третьего, выходами регистра последовательного, приближения, старшие разряды третьего цифроанало-. гового преобразователя и третьего регистра объединены и подключены к (m+p+1)-му информационному выходу регистра последовательного приближения, информационные входы с (m+1)-х 1 па (n-1)-е первого цифроаналогового преобразователя и первого регистра соответственно объединены и подключены к соответствукнцим с (m+p+2)-ro по (и+р)-й информационным выходам регистра последовательного приближе ния, выходы второго сумматора соеди"

6 7 8 9 10 11 12

5 6 6 5 7 8 8 5 9

1358094 ход

Составитель Ю. Спиридонов

Редактор Л.Гратилло Техред M.Äèäûê Корректор С.Черни

Заказ 6008/56 Тираж 900 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб °, д.4/5

Производственно-полиграфическое предприятие,г.Ужгород,ул.Прректная,4