Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может най- . .ти применение в минии микроЭВМ и Т микропроцессорной технике. Цель изобретения - повьшение быстродействия устройства. Устройство содержит блоки 2 памяти, организованные в физические страницы и зоны, дешифраторы 3 и 4 и регистры 5, являющиеся программно доступными для записи. Выигрыш в быстродействии достигается за счет того, что программным способом рабочая страница памяти организуется таким образом, чтобы в нее входили блоки памяти из разных физических страниц, содержащие обрабатывающую программу и нужные операнды. В такой странице програьма будет работать, как в обычной нерасширенной памяти, без переключений. По окончании обработки выбранных блоков 2 ifi

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1 (59 4 С 11 С !1/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 409215 1/24-24 ,(22) 18.07.86 (46) 23.12.87. Бюл. ¹ 47 (72) Я.И.Торошенко, В.С.Погорелов и В.А.Каустов (53) 681.327(088.8) (56) Авторское свидетельство СССР № 963090, кл. С 11/С 11/00, 1980.

Балашов Е.П., Григорьев В.Л., Петров Г.А. Микро- и миниЭВМ. — Л.:

Энергоатомиздат, 1984, с. 107, рис. 3-37.

1 (54) ЗАПОМИНА10Ц ЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может най.,ти применение в мини- и микроЭВМ и

„.Я0„„136162 микропроцессорной технике ° Цель изобретения — повышение быстродействия устройства. Устройство содержит блоки 2 памяти, организованные в физические страницы и зоны, дешифраторы 3 и 4 и регистры 5, являющиеся программно доступными для записи.

Выигрыш в быстродействии достигается за счет того, что программным способом рабочая страница памяти организуется таким образом, чтобы в нее входили блоки памяти из разных физических страниц, содержащие обрабатывающую программу и нужные операнды.

В такой странице программа будет работать, как в обычной нерасширенной памяти, без переключений. По окончании обработки выбранных блоков

1361623 информации можно произвести (опять мы. Такие переключения производятся же программным способом) переключе- довольно редко и практически не увение и организовать другую рабочую личивают времени выполнения программ страницу с другими блоками информа- по сравнению с нерасширенной памятью. ции,нужными для выполнения програм- 1 ил.

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может найти применение в мини- и микроЭВМ и микропроцессорной технике.

Цель изобретения — повышение быстродействия устройства.

На чертеже изображена структурная схема запоминающего устройства.

Устройство содержит матрицу 1 блоков 2 памяти. Блоки 2 одного столбца матрицы образуют физическую страницу памяти, под которой понимается конструктивно законченный блок с мак симальным объемом памяти, который позволяет адресовать шина адреса процессора (не показан). Число блоков

2 памяти в физической странице равно 2, где m — целое число. Блоки 2 памяти одной строки матрицы образуют зону памяти. Устройство также содержит первый 3 и второй 4 дешифраторы, регистры 5. Все блоки 2 памяти в одной зоне занимают одну и ту же часть адресного пространства ° Устройство имеет вход 6 записи-считывания и двунаправленную шину 7 данных, соединенную с информационными входамивыходами блоков 2 памяти и с информационными входами регистров 5. При- . чем и-разрядная шина адреса устройства содержит группу 8 из m старших разрядов и группу 9 из (n — m) младших разрядов.

Блоки 2 памяти могут иметь различную физическую реализацию, но должны иметь два входа вйборки, включенных по схеме И. Если блоки памяти реализованы на элементах полупроводниковой памяти, которые имеют только один вход выборки (выбор кристалла), то каждый блок памяти необходимо дополнить двувходовым элементом И, подключенным выходом к входу выборки блока 2 памяти.

Дешифратор 4 имеет, кроме информационного, управляющий вход (например, микросхема К155ИД4 или К555ИД4).

На одном иэ выходов такого дешифра6 тора сигнал появляется только при подаче сигнала на его управляющий вход. При этом длительность выходного сигнала равна длительности управляющего (стробирующего) сигнала.

Устройство работает следующим образом.

Перед началом выполнения прог.раммы, которая в процессе работы должна обращаться к тому или иному блоку 2 памяти в той или иной зоне накопителя, необходимо произвести включение нужных блоков 2 памяти, т.е. организовать рабочую страницу памяти. Рабочая страница содержит

2 блоков памяти, по одному от.зоны.

Это достигается программным способом с помощью регистров 5. Эти регистры являются программно доступными для

25 записи в них информации. Обращаться к регистрам 5 можно или как к внешним устройствам, или как к ячейкам памяти. В последнем случае каждому регистру присваивается определенный адрес иэ адресного пространства процессора. В этом случае ячейки в блоках 2 памяти, имеющие такие же адреса, как и регистры 5..не используются.

Для записи информации в какой-ли-, бо регистр 5 процессор выставляет на шину адреса код адреса требуемого регистра, на шину 7 данных — унитарный код нужного блока 2 памяти в

40 соответствующей зоне (код содержит только одну единицу в одном из разрядов, а все остальные разряды— нули), на вход 6 записи-считывания подает сигнал записи. При этом на

45 одном из выходов дешифратора 4 фор61623

10

Тираж 588 Подписно

ВНИИПИ Заказ 6297/52

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 3 13 мируется импульс, который стробирует запись кода, выставленного на шину

7 данных, только в один регистр 5, а именно в тот, код адреса которого выставлен . на шину адреса. После этого один из выходов этого регистра, имеет потенциал логической единицы, а все остальные — потенциал логического нуля. Тот блок 2 памяти данной зоны, второй вход выборки которого подключен к возбужденному выходу регистра 5. будем называть полувыбранным ° Таким образом, в каждой зоне полувыбранным может быть только адин блок 2 памяти. Описанным способом производится включение нужных блокрв 2 памяти во всех остальных зонах.

Устройство позволяет организовать рабочие страницы памяти большим числом способом. Так, например, если известное устройство имеет К физических и столько же рабочих страниц па-.. мяти (К вЂ” кратность расширения памяти, показывающая, во сколько раз расширенная память больше прямо адресуемой), то предлагаемое устройство позволяет организовать К различных рабочих страниц, у которых от каждой эоны берется только один блок (h памяти (2 — это число зон) ° Число блоков 2 памяти в различных зонах может быть разным.

В процессе выполнения программы процессор выставляет на шину адреса различные коды, младшие (n — m) разрядов кода адреса подаются на адресные входы всех блоков 2 памяти, а

m старших разрядов — на входы дешифратора 3. При этом получает возбуж дение один из выходов дешифратора 3, а вместе с ним и первые входы выборки всех блоков памяти одной из зон.

Обращение процессора в данной зоне памяти производится к полувыбранному блоку 2 памяти, который в этом случае становится выбранным, так как сигналы логической единицы подаются теперь на его оба входа выборки..

Так как в процессе выполнения программы на шине адреса процессора (и устройства) адреса могут меняться во всем диапазоне адресного пространства, дешифратор 3 всегда будет

55 выбирать соответствующую зону памяти и обращение к ней будет.производиться к блоку 2 памяти, включенному в состав рабочей страницы (полувыбранному). Если обработка информации в каком-то блоке памяти какойлибо зоны закончится, можно взамен

его описанным способом включить в состав рабочей страницы новый блок памяти и далее производить обработку информации без переключений. формула изобретения

Запоминающее устройство, содержащее матрицу блоков памяти, первый дешифратор, регистр, причем входы записи-считывания блоков памяти объединены и являются входом записисчитывания устройства, информационные входы и выходы блоков памяти объединены соответственно и являются информационными входами и выходами устройства соответственно, адресные входы блоков памяти объединены, входы первого дешифратора являются старшими адресными входами устройства, выходы первого дешифратора подключены к первым входам выбора кристалла блоков памяти соответствующих строк матрицы, о т л и ч а ю щ е е— с я тем, что, с целью повышения быстродействия устройства, в него. введены второй дешифратор и дополнительные регистры, причем управляющий вход второго дешифратора подключен к входу записи-считывания устройства, один из входов второго дешифратора подключены к старшим входам адреса устройства, другие входы второго дешифратора и адресные входы блоков памяти объединены соответственно и являются младшими адресными входами устройства, выходы второго дешифратора подключены к. управляющим входам регистров, информационные входы которых объединены соответственно и подключены к информационным входам и выходам блоков памяти, являются входом выбора блоков памяти устройства, выходы каждого регистра подключены к вторым входам выбора кристалла блоков памяти соответствующей строки матрицы.