Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЯИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) А1

m1) 4 С П С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCH0MV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21),.4101914/24-24

)(22) 06.05.86 (46) 23.12.87. Бюл. У 47 (72) М.Н.Гуревич и В.Г.Романьков (53) 681.327 (088,8) (56) Авторское свидетельство СССР

У 1061175, кл. G, 11 С 29/00, 1983.

Авторское свидетельство СССР

Р 1095233, кл. С .11 С 11/00, 1983 °

;(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО ,(57) Изобретение относится к вычислительной .технике, в частности к запоминающим устройствам, и может быть применено при построении вычислитель:ных систем. Целью изобретения является повьппение надежности устройства.

Устройство содержит блок 1 управления, входной 2 и выходной 7 регистры данных, регистр 3 адреса, усилители

4 записи, усилители 5 адресных сигналов, усилители 6 считывания, дешифратор 8 адреса, первый 9 и второй 10 блоки контроля по нечетности, накопитель 11, регистр 12 контрольной информации, буферный регистр 13 данных, элементы ИЛИ 14,15 и блок 16 сравнеяия. Надежность устройства повьппается за счет обеспечения контроля при записи и чтении информации. Записываемая информация заносится в регистр

13 и контролируется на нечетность в процессе записи блоком 10, результат контроля заносится в регистр 12. Считываемая информация контролируется на нечетность блоком 9, затем записанная и считанная информация, а также результаты контроля в блоках 10 и 9 соответственно сравниваются в блоке 16, на выход которого выдается сигнал ошибки при несовпадении. 4 ил.

1361636 2

Изобретение относится к вычислительной технике, в частности к зало минающим устройствам, и может быть использовано при построении вычисли тельных систем.

Цель изобретения — повышение наде>кности устройства.

На фиг.1 изображена функциональная схема запоминающего устройства, на фиг.2 и 3 — функциональные схемы соответственно блока управления и накопителя, на фиг.4 — принципиальная схема ячейки памяти накопителя.

Устройство содержит блок 1 управления, входной регистр 2 данных, регистр 3 адреса, усилители 4 записи, усилители 5 адресных сигналов, усилители 6 считывания, выходной регистр

7 данных, дешифратор 8 адреса, первый 9 и второй 10 блоки контроля по печетности, накопитель 11, регистр

12 коптрольной информации, буферный-i регистр 13 данных, первый 14 и второй 15 элементы ИЛИ и блок 16 сравнения, а также вход 17 команд записичтения, вход 18 стробирования устройства, выходы 19-22 с первого по четвертый блока 1 управления, информационные выходы 23, один из контрольпьтх выходов 24, информационные входы

25, другие контрольные выходы 26 устройства, информационные входы 27 накопителя 11, адресные входы 28 устройства, адресные входы 29 и выходы

30 накопителя 11, выход 31 сигнала ошибки устройства, выходы 32-36 с пятого по девятый блока 1 управления.

Блок 1 управления содержит (фиг,2) дешифратор 37, регистр 38, триггер

39, элементы И 40 и 41 с первого по восьмой элементы 42-49 задержки. Накопитель 41 содержит (фиг.3) ячейки

50-65 памяти, каждая из которых содержит (фиг.4) HOII-транзисторы 66-68.

Устройство работает следующим образом.

В режиме записи по входу 25 устройство получает информацию для записи, по входу 28 — адрес, по входу . 17 - команду и по входу 18 — стробирующий сигнал. Полученная информация анализируется блоком 10 на наличие в ней нарушений по нечетности. Результат анализа блок 10 выдает на выход 26. Одновременно в блоке 1 дешифратор 37 дешифрирует полученную команду, которая по сигналу, полученному по входу 18, запоминается в ре5

55 гистре 38. По команде "Запись" в регистре 38 устанавливается первый разряд, единичный уровень с выхода которого после задержки элементов 44 подключает к работе элемент И 40. Передний фронт этого сигнала является управляющим сигналом на выходах 19 и 21.

Стробирующий сигнал, проходящий по цепи, состоящей из элементов 42 и 43 задержки, элемента И 40, элементов 45-47 задержки и триггера 39, организует выработку серии управляющих сигналов, которые обеспечивают выполнение команды записи в устройстве.

Сигналом на выходе 19 запоминается в регистре 2 записываемая информация.

Сигналом на выходе 20 запоминается в регистре 3 адрес. Сигналы с выходов элементов 44 и 43 задержки по выходам

21 и 22 стробируют работу выбранных усилителей 4 и 5. В результате работы выбранного из усилителей 5 по одному из входов 29 выбирается одно из слов накопителя 11, например слово, состоящее из ячеек 58-61 памяти (фиг.3).

По данному сигналу, поступающему на входы 30 (фиг.4), в каждой ячейке памяти данного слова открываются транзисторы 66 и 68. Транзистор 66 обеспечивает по входам 27 поступление с выходов усилителей 4 информации для записи. Транзистор 68 обеспечивает через транзистор 67 по выходу 30 поступление хранимой на паразитных конденсаторах информации.

В результате этого на выходах 30е некоторое время присутствует старая информация, а после записи — новая информация. Сигнал с выхода элемента

45 задержки по выходу 32 через элемент ИЛИ 14 подключает к работе усилители 6 в момент поступления на их входы новой считанной информации.

Сигнал с выхода элемента 46 задержки через элемент ИЛИ 15 (фиг.1) обеспечивает занесение усиленной информации в регистр 7. Одновременно с этим в регистры 12 и 13 этот же сигнал заносит соответственно результат работы блока 10 и информацию, полученную для записи по входам 25. Это необходимо для сохранения записываемой информации (после сброса ее с входов

25), последующего сравнения ее с результатом работы блока 9 и считанной в регистр 7 информации.

13

При правильной работе тракта записи-считывания блок 16 по сигналу на входе 36 определяет равенство записанной и считанной информации и не выдает на выход 31 сигнала ошибки.

Если в тракте записи-чтения имеются нарушения, то или в регистре 7 находится информация, отличная oò полученной по входам 25 и хранимой в данный момент в регистре 13, или результаты работы блоков 10 и 9 отличаются друг от друга. Данные нарушения обнаруживаются блоком 16 и как сбой в устройстве передаются на выход 31.

Работа блока 16 стробируется сигналом с выхода триггера 39, который устанавливается по сигналу с выхода элемента 47 задержки и сбрасывается при очередном приеме команды сигналом с выхода элемента 43 задержки.

В результате сигнал ошибки на вьгходе

31 находится все время, начиная с момента окончания выполнения команды до начала выполнения очередной команды.

В режиме чтения по входу 28 устройство получает адрес, по входу

17 — команду, по входу 18 — стробирующий сигнал. По команде нСчитать" в регистре 38 устанавливается второй разряд, единичный уровень с выхода которого подключает к работе элемент

И 41. Стробирующий сигнал проходит через элементы 42 и,43 задержки, элемент И 41, элементы 48 и 49 задержки и формирует серию сигналов, управляющих считыванием информации.

Сигнал с выхода 22 стробирует работу усилителя 5, выбранного дешифратором

8, при этом по входу 29 выбирает в накопителе 11 нужное слово, состоящее, например, из ячеек 50-53 памяти.

Входы 27 при этом отключены. Хранимая информация через транзисторы 67 и 68 поступает на входы тех усилителей 6, которые подключаются к работе

1 сигналом с выхода 33 через элемент .ИЛИ 14. Усиленная информация сигна лом с выхода 35 через элемент ИЛИ 15 заносится в регистр 7, после чего поступает на выход 23. Одновременно с этим выходная информация контролируется блоком 9, результат работы которого выдается IIO выходу 24.

Таким образом, устройство при выполнении команды "Записать" анализи- рует результат записи информации, что позволяет, если он неудовлетвори61636 4 тельный, повторить заново по этому же адресу или выбрать для записидругую область в накопителе 11.

35

40 соединены с выходами вьгходного ре10

За счет введения контроля записываемой и считываемой информации блоками 9,10 и 16 повышается надежность работы устройства.

Формула изобретения

Запоминающее устройство, содержащее накопитель, усилители считывания, блок управления, регистр адреса, дешифратор адреса, усилители записи, входной и выходной регистры данных, причем информационные входы регистра адреса и входного регистра данных являются соответственно адресными и информационными входами устройства, выходы регистра адреса соединены с входами дешифратора адреса, выходы входного регистра данных подключены к входам усилителей записи, выходы которых соединены с информационными входами накопителя, выходы которого подключены к входам усилителей считывания, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены первый и второй блоки контроля по нечетности, регистр контрольной информации, буферный регистр данных, первый и второй элементы ИЛИ. и усилители адресных сигналов, причем одни ииформационные входы первой группы блока сравнения подключены к вьгходaм первого блока контроля по нечетности, входы которого и одни информационные входы второй группы блока сравнения гистра данных, информационные входы которого подключены к выходам усилителей считывания, другие информационные входы первой и второй групп блоков сравнения подключены соответственно к выходам регистра контрольной информации и к выходам буферного регистра данных, информационные входы которого соединены с информационными входами входного регистра данных и входами второго блока контроля по нечетности, выходы которого подключены к информационным входам регистра контрольных данных, выход первого элемента ИЛИ соединен с управляющими входами усилителей считывания, выход второго элемента ИЛИ подключен к уп-. равляющим входам регистра контрольной информации, буферного регистра

5 136 данных и выходного регистра данных, управляющие входы входного регистра данных, регистра адреса, усилителей . записи и усилителей адресных сигналов соединены с выходами с первого по четвертый блоков управления, пятый и шестой выходы которого подключены к первому и второму входам перaoro элемента ИЛИ, первый и второй входы второго элемента ИЛИ соединены с седьмым и восьмым выходами блока управления, девятый выход которого подключен к управляющему входу блока сравнения, выход которого является

1636 в выходом сигнала ошибки устройства, входы и выходы усилителей адресных сигналов подключены соответственно к

5 выходам дешифратора адреса и к адресным входам накопителя, выходы перво-. го и второго блоков контроля по нечетности являются контрольными выходами устройства, информационными выходами которого являются выходы вы» . ходного регистра данных, вход стробирования и входы режима работы блока управления являются соответственно входом стробирования и входами команд записи-чтения устройства.

ýèã.2

1361636

Фиг.4

Составитель Т.Зайцева

Техред М.Дидье Корректор А.Тяско

Редактор В.Петраш

Тираж 588 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4!5

:Заказ 6297/52

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4