Следящий аналого-цифровой преобразователь

Следящий аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

Изобретение относится к измерительной технике, предназначено для измерений амплитуд широкополосных динамических сигналов и позволяет расширить диапазон допустимых скоростей изменения входных сигналов. Для этого в преобразователь, содержащий.тактовый генератор 5, N-разрйдный накапливающий сумматор 7, двуполярный цифгроаналоговый преобразователь 8, аналого-цифровой преобразователь 1 разностного сигнала (АЦПР), введен инвертор 6, а АЦПР выполнен на М параллельных К разрядных аналого-цифровых преобразователях 2, аналоговых сумматорах 4, блоке 3 адаптации, масштабирующем усилителе 9. При этом т-й аналоговый сумматор 4 имеет по первому и второму входам коэффициенты передачи , равные соответственно и +2 1-1П а по третьему входу - единичный коэффициент передачи, где m 1,2,.,,,МиМ K+i-K.l з.п. ф-лы,3кл I (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (дц 4 Н 03 М 1/48

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

Фиг.1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3960011/24-24 (22) 27.08.85 (46) 23.12.87. Бюл. 9 47 (71) Новосибирский государственный университет им.Ленинского комсомола и Институт теплофизики СО АН СССР (72) Е.В.Кожухова (53) 68!.325 (088.8) (56) Балакай В.Г. и др. Интегральные схемы АЦП и ЦАП. M.: Энергия,1978.

Преобразователи информации в аналого-цифровых вычислительных устройствах и системах. Под ред. Г.M.Ïåòрова.. М.: Машиностроение, 1973, с. 256, рис.100. (54) СЛЕДЯЩИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЗЪ (57) Изобретение относится к измерительной технике, предназначено для измерений амплитуд широкополосных динамических сигналов и позволяет расширить диапазон допустимых скоростей .изменения входных сигналов. Для этого в преобразователь, содержащий,тактовый генератор 5, N-разрядный накапливающий сумматор 7, двуполярный цифроаналоговый преобразователь 8, аналого-цифровой преобразователь 1 разностного сигнала (АЦПР), введен инвертор 6, а АЦПР выполнен на М параллельных К-разрядных аналого-цифровых преобразователях 2, аналоговых сумматорах 4, блоке 3 адаптации, масштабирующем усилителе 9. ри этом ш-й аналоговый сумматор 4 имеет по первому и второму входам коэффициенты передачи, равные соответственно -2 1 и -rn 9

+2", а по третьему входу — единичный кОэффициент передачи, где m =

l,2,...,Ì и М = 0+1 К.1 s.ï. ф-лы,3 ил 1»

1 E

1361713

На первые два входа всех М аналоговых сумматоров поступают измеряемый сигнал Uq(t) и компенсирующий сигнал U (t; ) ДВухпОлярнОГ ЦАП 8 45 являющийся аналоговым эквивалентом кода S(t ., ) накапливающего сумматора, а на третьи входы поступает выходной сигнал П масштабирующего усилителя, равный половине напряжения U „ источника опорного сигнала, определяющего величину амплитудного диапазона каждого иэ М идентичных

K-разрядных АЦП,Амплитудные диапаэоПЫ О „ ВХОДНЫХ СИГHBJIOB IIBPBJIJIPJIbHbIX

К- разрядных АЦП связаны с амплитудным диапазоном + U устройства через параметры I) и К следующим соотношением U = /+U J 2 "+

Изобретение относится к измерительной технике и предназначено для измерений амплитуд широкополосных динамических сигналов, 5

Цель изобретения — расширение диапа зона допустимых скор остей из менения входного сигнала.

На фиг. 1 изображена функциональная схема устройства; на фиг ° 2 — ва- 10 риант функциональной схемы блока адаптации; на фиг. 3 — временные диаграммы, поясняющие работу устройства.

Устройство содержит аналого-циф- 15 ровой преобразователь (АЦП) 1 разностного сигнала, содержащий К-разрядные АЦП 2,1 — 2.М, блок 3 адаптации, аналоговые сумматоры 4.1 — 4.М, тактовый генератор 5, инвертор 6, 20 накапливающий сумматор 7, цифроаналоговый преобразователь (ЦАП ) 8 (Nразрядный), двухполярный масштабирующий усилитель 9.

Блок 3 адаптации содержит М+1 пос- 25 тоянных запоминающих устройств (ПЗУ)

10.! — 10.М+1, при этом каждый m-аналоговый сумматор 4 по второму и третьему входам имеет коэффициенты передачи, равные соответственно 30

-2 и +2, и по первому входуединичный коэффициент передачи, где

m 1,2, ° ... а количество АЦП M выбирают следующим образом Р-i

z и М = lf-К+1, где К и Р— числа раз. рядов АЦП и младших разрядов ПЗУ со35 ответственно. В одном варианте М-входовый блок адаптации содержит М ПЗУ, Устройство работает следующим образом.

Схема каждого из М трехвходовых сумматоров построена таким образом, что по входу суммирования усилителя

m-го аналогового сумматора для его. третьего входа образован делитель из резисторов сопротивлением R, и

В-1

2 11,, для его второго входа — делитель из резисторов сопротивлением

2 Н, и R,, а по входу вычитания операционного усилителя входное сопротивление равно 2 R „, сопротив-N 1 ление обратной связи равно R,, что обеспечивает по второму и третьему входам m-го аналогового сумматора коэффициенты передачи, равнь е соответ(щ -(1 - (д +1) ственно — 2 и +2, а по первому входу — единичный коэффициент передачи, Соответственно, выходной сигнал U (t) m-го аналогового сумZ i#I

)Ъ -1 матора равен 11 (t)-UIJ,„ä(t)1 /2 +

+11„/2, Такое смещение сигнала PUq(t) — !1„„(t )) /2 на величину, равную половине амплитудного диапазона

11„„ К-разрядного АЦП 2.m, обеспечивает как измерение двухполярных разностных сигналов . t U„(t) — !1 @„(<))/2, так и представление цифровых эквивалентов х (t ) на его

Im выходе в виде двоичных чисел со знаком в старшем К-м разряде, так как в этом случае К-й разряд несет информацию не овеличине,,а о полярности разностного сигнала.

Таким о бр аз ом, такая схема, содержащая М К-разрядных АЦП с одинаковыми амплитудными диапазонами U д входных сигналов обеспечивает измерение двухполярных разностиых сигналов с представлением цифровых эквивалентов в виде двоичных чисел со знаком

) и обеспечивает M измерительных каналов с различными приведенными к входам аналоговых сумматоров амплитудны- . ми диапазонами от +U,„/2 в первом канале о +(V«/2) 2 = + 11 в

M-м канале, что позволяет получать достоверные, т.е. без динамической погрешности, результаты измерений в широком диапазоне скоростей изменения измеряемого сигнала вплоть до величины + 2о Г, где f — частота импульсов тактового генератора.

Кроме того, схема реализуется на стандартных микросхемах АЦП, так как она или предполагает дифференциальную нелинейность К-разрядного преобразователя с амплитудными диапазона1361713 ми Ua, âî много раз меньше величины +U Ä/2, или же допускает входное напряжение его компараторов во много раз больше величины U „, в то время как стандартная микросхема, например, шестиразрядного параллельного АЦП имеет дифференциальную нелинейность не лучше + U,„ /2"", а величина дифференциального входного напряжения его компараторов, большая чем величина напряжения U „ + 0,7 В,выводит схему из строя, Поскольку выходной результат х (t, ) m-ro параллельного АЦП является цифровым эквивалентом раэностного сигнала . PVÄ (t; )-U „(С; )) /2 то очевидно, чтобы получить цифровой эквивалент сигнала + (U„(С; ) — U „„(t;)), необходимо двоичное число х (С; ) умножить на коэффициент

m !!!- масштабирования т-го канала 2 что осуществляется блоком адаптации, на групповые входы которого поступают M К-разрядных двоичных результатов, полученных в момент t; при измерении одного и того же разностного сигнала, только поделенного аналоговыми сумматорами на соответствующие коэффициенты 2!!!, где m

1,2,..., М. С целью эффективного умножения с минимальными задержками (не более десятков нс), а также обеспечения регулярной структуры блока адаптации, который кроме функции умножения также выполняет операции декодирования и коммутации двоичных

К-разрядных чисел, используется табличный способ умножения, что являет-!

:! ся целесообразным, так как получаются таблицы умножения с небольшим числом произведений, В m-м ПЗУ содержимое младших разрядов j-й ячейки равно результату от перемножения двоичного кода коэффициента 2 на код адреса этой 1-й ячейки, интепретируемому как К-разрядное двоичное число со знаком в старшем разряде, причем произведения положительных чисел представлены прямым, а произведения отрицательных чисел — дополнительным

11-раэряднь!м двоичным кодом числа со знаком.

I °

Содержимое P старших разрядов каждой ячейки m-го ПЗУ равно двоичному коду числа m-1, т.е. коду показателя степени коэффициента масштабирования !!

2 . Запрограммированное таким образом m-e ПЗУ включается в блок адаптации как m-е ПЗУ произведений 10 m, где m = 1,2,...,M, Так как коэффициенты деления раз-ностного сигнала-(U„(t ) — U»„(С;)) кратны степени двойки, то равный еди-нице (К-1)-й разряд в коде х,(С ) в случае U„(С, )-V (С; ) > 0 или равный нулю (К-I)-й разряд в коде

1р xä„,(С;) в случае V„(t, )-U„„(t )<О соответствует перегрузке по амплитудному диапазону в m-м канале, т,е.,если сигнал U v 3U „/4 или

15 и Urm(0 c00TBeT TBeHH() Следовательно, путем анализа значений знакового разряда и (К-1)-го разряда в каждом из М результатов, полученных в момент t; по И каналам параллель2р но, просто определить тот канал, который не перегружен по амплитудному диапазону и имеет минимальный приведенный ко входам аналоговых сумматоров амплитудный диапазон из всех

25 неперегруженных по амплитудному диапазону каналов.

Такую функцию декодирования номера канала выполняет M+1-.е ПЗУ блока адаптации. Например, . в первом ваЗ0 рианте (фиг.2) ПЗУ управления является преобразователем М-разрядного унитарного кода числа со знаком в код "1 нз М! . Поскольку увеличение амплитудного диапазона измерительного канала при неизменном числе К

° разрядов параллельного АЦП приводит также к увеличению погрешности квантования, приведенная к входу ш-го аналогового сумматора величина кото4р рой равна + (U /2 ) 2, то выбором результатов х (t; ) канала обес9 печивается, во-первых, достоверный результат измерения, так как этот канал не перегружен по амплитудному

4б диапазону и, соответственно, в результате измерения отсутствует динамическая ошибка, а во-вторых, этот результат получен с минимальной (для данной на интервале С, — t;, скорос5О ти измеряемого сигнала) погрешностью квантования + (U /2 ) ° 2, так как канал имеет минимальный амплитудный диапазон из всех неперегруженных по амплитудному диапазону каналов. Таким образом, такая схема обеспечивает оптимальную по метрологическим характеристикам адаптацию скорости слежения устройства к скорости изменения измеряемого сигналФ U„(t).

1361713

+О (С, ) U„(t, Я/2

Из трех реэультатон х, (t )... °, х (t ) н блоке адаптации выбирается ( один результат х (t; ) того канала У, который не перегружен по амплитудному диапазону (скорости слежения ) и имеет минимальный амплитудный диапазон иэ всех неперегруженных по амп1О литудному диапазону каналов. Этот результат х (t, ) умножается в блоке адаптации на коэффициент 2 " этого. канала Y и код N(t;), равный х (С; ) 2 и эквивалентный сиг15 налу (U (С; ) — П, „(t„)) K(t; ), поступает с первых выходов блока адаптации на входы накапливающего сумматора, где суммируется с его содержанием $(С;, ).

20 В момент t,, передним фронтом проинвертированного импульса тактового генератора результат суммирования

Б(С, ) = S(t,;, ) + N(t ) заносится в аккумулятор накапливающего сумматора и с его выходов поступает на входы двухполярного ЦАП. В соответствии с кодом S (t, ) сигнал U+ „(t;+Г ) устананлинается равным U< (С; ) + Я (t ) .

Также. в момент t,, код S(t ) сни30 мается с первых выходов устройства, а с вторых его выходов снимается код

Р(С, ), несущий информацию о величине погрешности, с которой получен результат S(t,:, ), являющийся цифровым

35 эквивалентом сиГHaza U„(t;) °

Результаты измерений х,(С; )

x„(t,) .адресуют в ячейки 113У 10.1

10,М, содержимое N младших разрядов которых равно х,(t,;) 2,-х (t, ) 2 а содержимое Р старших разрядов равно двоичному коду чисел 0 — М-1, соответственно. Однако выходной код

M+1-ro 113У разрешает выборку содержимого только одного из первых М 113У, в результате чего на первые выходы блока адаптации поступает код N(t<), равныи х,(С; )-2, а на его вторые выходы — код Р (С,), равный У-1.Выходной .код N(t, ) блока адаптации суммируется с содержимым S(t ; ) нак .ïëèâàþùåãî сумматора и в момент результат S(t,) = S(t, ;, ) + N(t; ) заносится в аккумулятор накапливакгщего сумматора. В соответствии с кидом S(t,; ) сигнал U (t) к моменту устанавливается равным U, (t, ) +

Q (t ), где f (t,. ) — погрешность измерения, не превышающая величины (U /2 ) 23

11редстанление результатов N(t; ) на выходе блока адаптации в виде прямых и дополнительных двоичных кодов соответственно положительных, и отрицательных чисел позволяет операции суммирования и операции вычитания выполнять посредством только операции суммирования, требующей наличия накапливающего сумматора-нычитателя, т,е. АЛУ-процессора, а способность двухполярного ЦА1! обрабатыватьь такие двоичные числа со знаком обеспечивает компенсацию зна-. копеременных приращений входного сигнала U„(t) во всем амплитудном диапазоне U устройства ° ., I

В момент t, код S(t; ), эквивалентный сигналу Ц,(С, ) + (С ° ), снима ется с первых выходов устройства, а с вторых его выходов снимается код

P(t ° ), который несет информацию о величине погрешности, с которой получен результат измерений S(t,, ).

Например, временные диаграммы на фиг, 3 иллюстрируют работу такого трехканального устройства при иэмере нии импульсного сигнала U„(t). В моменты С передним фронтом импульса

G стробируется память компараторов каждого из трех параллельных К-разрядных АЦП и н трех измерительных каналах получаются результаты измерений x„(t,),...,х,(t ) разностных сиги алов (U „(t; ) -1! ц,„(С; )) /2 ..., .

Например, в момент С, результат получек с точностью + +(Ц /2 ") ° 2, так как все три канала не перегружены по скорости слежения, в момент С с точностью + (П /2 ) 2 ; так как

М первый и второй каналы перегружены по скорости слежения, в момент Сз с точностью (Ч„/2" ) 2, так как первый канал имеет перегрузку по скорости слежения и т,д. Несмотря на то, что, например, в момент t погрешность квантования в четыре ра-, за больше погрешности квантования

N-разрядного устройства, относительная погрешность измерения разностноЦ (Са) Цчс,п(С ) не пре вышает относительной погрешности первого канала, приведенной к середине его амплитудного диапазона + U „/2 /, так как в момент С величина сигна2 ла U (t )-U+q„(t ) также по меньшей мере н четыре раза больше неличины

U „ /4 °.1361713

15 формула изобретения

1 .. Следящий аналого-цифровой преобразователь, содержащий последовательно соединенные аналого-цифровой преобразователь разностного сигнала, накапливающий сумматор, цифроаналоговый преобразователь, выход которого соединен с первым входом аналогоцифрового преобразователя разностно- 10

ro сигнала, второй вход которого является входной шиной, а третий вход соединен с выходом тактового генератора, выходы накапливающего сумматора являются первой выходной шиной, отличающийся тем, что, с целью расширения диапазона допустимых скоростей изменения входного сигнала, введен инвертор, выход которого соединен с тактовым входом на- 20 капливающего сумматора, вход соединен с выходом тактового генератора и является второй выходной шиной, третьей выходной шиной являются вторые выходы аналого-цифрового преобра- 25 зователя разностного сигнала, выполненного на М аналого-цифровых преобразователях, М аналоговых сумматорах, блоке адаптации, масштабирующем усилителе, вход которого объединен пер- 30 выми входами аналого-цифровых преобразователей, аналоговых сумматоров и является шиной опорного сигнала, а выход соединен с вторыми входами аналоговых сумматоров, третьи и четвертые входы которых соответственно объединены и являются вторым и третьим входами аналого-цифрового преобразователя разностного сигнала, третьим входом которого являются объединенные вторые входы аналогоцифровых преобразователей, третьи входы которых соединены с выходами соответствующих аналоговых сумматоров, а выходы соединены с соответствующими группами входов блока адаптации, первые и вторые выходы которo-; го являются первыми и вторыми выходами аналого-цифрового преобразователя разностного сигнала.

2. Преобразователь по п. 1, о т— л и ч а ю шийся тем, что блок адаптации выполнен на (М+1)-м постоянном запомииающем устройстве Nмладших и P-старших разрядов, M постоянных запоминающих устройств соответственно объединены и являются первыми и вторыми выходами блока адаптации соответственно, входы разрешения выборки соединены с соответствующими выходами (М+1)-ro постоянного sanoминающего устройства, вход разрешения выборки которого является шиной логической единицы,.первый адресный вход которого объединен с К-м адресным входом первого постоянного sanoминающего устройства, а с второго по

M-й объединены с соответствующими (К-1)-ми адресными входами с второго по И-й постоянных запоминающих устройств, адресные входы постоянных запоминающих устройств с первого по М-й являются входами соответствующих групп блока адаптации, 1

1361713

1 1

Фиг.

I I Г

Ф

4 ti tf tt t8tJ tv 8у ts tg Es tg ty ty tgtg

Составитель И.Романова

Техред М.Дидык Корректор И.Муска

Редактор П.Гереши

Заказ 6303/56 Тираж 900 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )К-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4