Функциональный аналого-цифровой преобразователь

Функциональный аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

Изобретение относится к измерительной технике и может быть использовано в системах АСУ и гибридных моделирующих комплексах. Изобретение позволяет повысить быстродействие и разрешающую способность. Это достигается тем, что в преобразователь, содержащий аналого-цифровой преобразователь 5, блок 15 управления, коммутатор 13, сумматор 8, регистры 9,11, введены масштабный блок 2, параллельньй а налого-цифровой преобразователь 3, делитель 12 кодов, масштабный усилитель 4, блоки 6,10 вычитания, умножитель 7, блок 14 сравнения. 1 з.п. ф-лы, 3 ил О) 16 - flwx. 00 сд Фиг.1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А) 1 1 (19) (II) 1.51) 4 Н 03 М 1/62

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М ABTOPCHGMY СВИДЕТЕЛЬСТВУ х, Фиг.1

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4098371/24-24 (22) 31,07.86 (46) 23,12,87. Бюп. 47 (71) Таганрогский радиотехнический институт им. В.Д. Калмыкова (72) В.Ф,Арсени, М,Е.Бородянский, Е.И. Моравский н В.Л. Онопко (53) 681.325 (088.8) (56) Бахтияров Г.Д. Аналого-цифровые преобразователи. — М.: Советское радио, 1980, с, 218.

Паларин А.В, Гибридный функциональный преобразователь, Проблемы создания преобразователей формы информации. — Киев; Наукова думка, 1973, с, 462-464. (54) ФУНКЦИОНАЛЬНЫЙ АНАЛОГО-ЦИФРОВОЙ

ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к измерительной технике и может быть использовано в системах АСУ и гибридных моделирующих комплексах. Изобретение позволяет повысить быстродействие и разрешающую способность. Это достигается тем, что в преобразователь, содержащий аналого-цифровой преобразователь 5, блок 15 управления, коммутатор 13 сумматор 8, регистры 9,11, введены масштабный блок 2, параллельный аналого-цифровой преобразователь

3, делитель 12 кодов, масштабный усилитель 4, блоки 6,10 вычитания, умножитель 7, блок 14 сравнения. 1 з.п. ф-лы, 3 ил.

В данном случае условие (2) имеет вид

1-- 1 (3) Выполнение неравенства (3) для любого Х достигается за счет выбора

Х параметра м, так как — = 1.

Можно показать, что итерационный процесс (1) сходится со скоростью

Из правой части данного неравенст ва можно определить число итераций при заданной точности вычисленной (..

) Х)" ( (4) Отсюда получаем

1п (/Y.

1п 1-(5) При заданной точности вычислений б можно выбрать оптимальные размеры разрядной сетки вычислительного устройй ств а при числе и тер аций, опр еделяемом по формуле (5) .

Устройство работает следующим образом.

Входной сигнал подключается к входной шине 1, а коммутатор 13 устанавливается в нулевое состояние, обеспечивающее подключение выхода делителя 12 к умножителю 7. По синхросигналу, поступающему на второй вход блока 15, на соответствующих выходах его поочередно начинает вырабатываться последовательность импульсов, определяющая очередность работы узлов устройства.

На первом такте масштабный блок 2 вырабатывает значение масштабного коэффициента согласно формуле (1) и параллельный аналого-цифровой преобразователь 3 вырабатывает значение коэффициента сс по правилу, описанному выше, На втором такте в делителе

12 вырабатывается значение —, а масштабный усилитель 4 проводит приM

Y n+i g, 40

+1 2.. ° ),, 45 где n — номер итерации; ю6 — параметр, представляющий число вида 2 (1с=0,+1,+2,...) и ближайшее к значению Х.

Например, X=0,129, тогда е6 =0,125= 50

=2, M — масштабный множитель.

Скорость сходимости итерационных процессов вида

Y„,, = j) (Y) 55 (2) 13617

Изобретение относится к измерительной технике и может быть использовано в системах АСУ и гибридных моделирующих комплексах, Цель изобретения — повышение быстродействия и разрешающей способности.

На фиг.1 приведена функциональная схема преобразователя; на фиг,2— функциональная схема параллельного аналого-цифрового преобразователя, на фиг.3 — функциональная схема блока управления, Преобразователь (фиг. 1) содер- 15 жит входную шину 1, масштабный блок

2, параллельный аналого-цифровой преобразователь 3, масштабный усилитель 4, аналого-цифровой преобразователь 5, блок 6 вычитания, умножитель 20

7;. сумматор 8, регистр 9, блок 10 вычитания, регистр 11, делитель 12 ко-, дов, коммутатор 13, блок 14 сравнения, блок 15 управления, выходные шины 16, шину 17 синхронизации. 25

Параллельный аналого-цифровой преобразователь (фиг.2) содержит компараторы 18, резисторы 19, элементы.

ИЛИ 20, шифратор 21, регистр 22,, выходные шины 23, 30

Блок управления (фиг.3) содержит генератор 24 импульсов, триггеры

25 и 26, элементы И 27 и 28, элементы ИЛИ 29 и 30, регистры 31 и 32 сдвига. 35

В основу работы устройства положен следующий апгоритм:

М ь

Y =-, MX= 2 (1=0+ определяется величиной

Jq (Y)! <

М Х к+

-(1 — -)

М М.

Из .формулы (1) получаем!

Х

Y — Y, 1 — - Y и и- g, о

1361715

45

55 ведение входного сигнала к диапазону значений от 0,5 до Х„ „ . По третьему такту аналого-цифровой преобразователь 5 преобразует нормализованный

X сигнал — в его двоичный эквивалент, по четвертому такту в блоке 6 формиХ руется разность — — + 1. На этом заканчивается первый этап работы преобразователя. По пятому импульсу на

Xb умножителе 7 вычисляется (1- -)Y à по шестому в сумматоре 8 вычисляетM Х ся — + (1 — -)У. по седьмому импульК eL ь су в вычитателе 10 вычисляется разность Y +, — У.„, по восьмому импульсу в блок 14 поступает разность текущего и предыдущего результатов вычисления, которая сравнивается с величиной допуска погрешности, и в случае, если разность больше заданного допуска, то процесс уточнения результата повторяется в последовательности, определяемой импульсами, поступающими циклически с выходов блока 15, По девятому импульсу с второго выхода осуществляется перевод коммутатора 13 в состояние, обеспечивающее подключение выхода регистра

9 Y „, к входу умножителя 7, Также по импульсу с второго выхода в случае завершения вычислений при срабатывании блока 14 заносится информация в регистр 11, I

В дальнейшем блок 15 обеспечивает циклическое появление импульсов на выходах и тем самым процесс уточ- . нения результата преобразования повторяется столько раз, сколько это необходимо для получения погрешности, удовлетворяющей установленному значению допуска.

Формула изобретения

1. Функциональный аналого-цифровой преобразователь, содержащий блок управления, первый выход которого соединен с первым входом аналогоцифрового преобразователя, второй

° выход соединен с первыми входами коммутатора, первого и второго регистров, третий выход — с первым входом сумматора, о т л и ч а ю— шийся тем, что, с целью повышения быстродействия и разрешающей способности, в него введены масштабный блок, параллельный аналого-цифровой преобразователь, два блока вычитания, блок сравнения, умножитель, делитель кодов, масштабный усилитель, выход которого соединен с вторым входом аналого-цифрового преобразователя, первый вход объединен с первым входом делителя кодов и соединен с четвертым выходом блока управления, второй вход объединен с первым входом параллельного аналого-цифрового преобразователя и является входной шиной, третий вход объединен с вторым входом делителя кодов и соединен с первым выходом параллельного аналого-цифрового преобразователя, второй выход которого соединен с первым входом масштабного блока, второй вход которого объединен с вторым входом параллельного аналого-цифрового . го преобразователя и соединен с пятым выходом блока управления, выход масштабного блока соединен с третьим входом делителя кодов и вторым входом второго регистра, выходы которого являются выходными шинами, третий вход объединен с первым входом блока управления и соединен с первым выходом блока сравнения, четвертый вход объединен с первым входом первого блока вычитания, вторым входом первого регистра и соединен с выходом сумматора, третий вход первого регистра соединен с вторым входом блока сравнения, а выход первого регистра соединен с вторыми входами коммутатора и первого блока вычитания, третий вход которого соединен с шестым выходом блока управления, а выход — с первым входом блока сравнения, второй вход которого является шиной допускового сигнала, третий вход соединен с седьмым выходом блока управления, причем второй вход сумматора объединен с третьим входом коммутатора и соединен с выходом делителя кодов, третий вход соединен с выходом умножителя, первый вход которого соединен с выходом коммутатора, второй вход — с выходом второго блока вычитания, третий вход — с восьмым выходом блока управления, первые входы второго блока вычитания соединены с соответствующими выходами аналого-цифрового преобразователя, второй вход являет5 13617 ся шиной единичного сигнала, третий вход — с девятым выходом блока управления, второй вход которого объединен с четвертым входом коммутатора

5 и является шиной синхронизации.

2, Преобразователь по п,1, о т— л и ч а ю шийся тем„что блок управления выполнен на двух тригге- 10 рах, двух элементах И, двух элементах

ИЛИ, двух регистрах сдвйга, генераторе импульсов, выход которого соединен с первыми входами первого и второго элементов И, второй вход 15 первого элемента И соединен с инверсным выходом первого триггера, первый вход которого является вторым входом блока управления, второй вход соединен с инверсным выходом второго 20 триггера, прямой выход которого соединен с вторым входом второго элемента И, выход которого соединен с первым входом первого элемента ИЛИ, 15

6 второй вход которого соединен с первым выходом первого регистра сдвига, а выход — с первым входом первого регистра сдвига, второй вход которого объединен с первым входом второго элемента ИЛИ и является шиной установки нуля, первый, второй, третий, четвертый и пятый выходы первого регистра сдвига являются соответственно вторым, седьмым, шестым, третьим.и восьмым выходами блока управления первым входом которого является второй вход второго элемента ИЛИ, выход которого соединен с первым входом второго триггера, второй вход которого соединен с первым выходом второго регистра сдвига, первый, второй, третий и четвертый выходы второго регистра сдвига являются соответственно девятым, первым, четвертым и пятым выходами блока управления, вход второго регистра сдвига соединен с выходом первого элемента И.

1361715 .

Oin 79

Составитель А.Титов

Техред М.Дицык

Редактор Е.Папп

Корректор М.Максимишинец

Производственно-полиграфическое предприятие, r.Óæãoðîä, ул. Проектная,4 о

Заказ 6303/56 Тираж 900

ВНИИПИ Государственного по делам изобретений.и

113035 Москва, -35 Раушская

Подписное комитета СССР открытий наб;, д,4/5