Устройство для контроля объектов

Устройство для контроля объектов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматизированным системам контроля .цифровых и аналоговых устройств и может быть применено при контроле функционирования в реальном масштабе времени быстродействующих объектов. Цель изобретения - повьшение быстродейст й .Вия устройства. Устройство содержит блок 1 установки, носитель программы 2, блок 3 считывания, генератор 4 тактовых импульсой, элемент И 5, первый 6 и второй 7 блоки синхронизации , формирователи 8,-8 адресов, первые , вторые 10 ,-10 и третьи элементы памяти, первые элементы Ш1И l,- . ,вторые элементы ИЛИ , первые 14,-14 и вторые триггеры, блок 16 формирователей уровней, коммутатор 17, блок 18 индикации, компараторы 19,- 19,второй регистр 20, элементы 21 сравнения, первый регистр 22,. блок 23 сравнения, счетчик 24 импульсов , первые 25.,-25f, и вторые распределители аДресов, четвертые элементы памяти 27 -27,. 2 ил. с (Л оо О5 о:

А1

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„„1363141 (51)4 О 05 В 23/02

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

OllMOAHHE HSO5PETEHHR(j), Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ВИ ;, Л (21) 3979559/24-24 (22) 21.11,85 (46) 30.12.87. Бюл. М 48 (72) 3.П.Клочкова, Т,В.Цуканова, А.П.Никитин, В.П.Ракович, В.Г.Гробов, Н.Н.Papor и Н.Н.Свистун (53) 621.396(088,8) (56) Авторское свидетельство СССР

В 377738, кл. G 05 В 23/02, 1973.

Авторское свидетельство СССР

N 679945. кл. G 05 В 23/02, 1979. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ОБЪЕКТОВ (57) Изобретение относится к автоматизированным системам контроля цифровых и аналоговых устройств и может быть применено при контроле функционирования в реальном масштабе времени быстродействующих объектов. Цель изобретения — повьппение быстродейст. вия устройства.. Устройство содержит блок 1 установки, носитель программы 2, блок 3 считывания, генератор

4 тактовых импульсоя, элемент И 5, первый 6 и второй 7 блоки синхронизации, формирователи 8,-8 „ адресов, первые 9 -9 „, вторые 10,-10 „ и третьи 11 -11 элементы памяти, первые

1 элементы И11И 12„-12,«,вторые элементы ИЛИ 13„-13„„первые 14,-14 1, и вторые 15„-15 триггеры, блок 16 Формирователей уровней, коммутатор 17, блок 18 индикации, компараторы 19 119,второй регистр 20, элементы 21„21 сравнения, первый регистр 22,. блок 23 сравнения, счетчик 24 импульсов, первые 25„-?5„ и вторые

26„ — 26 „ распределители адресов, четвертые элементы памяти 27,-27„. 2 ил.

До проведения контроля по команде

"Ввод" с блока 1 установки включается в работу блок 3 считывания, который автоматически считывает информацию с носителя 2 программы и записывает ее в ячейки элементов 9, 10 и

ll. По команде "Исходное" с выходов блока 1 установки на установочные входы формирователей 8 адресов заносится код начального адреса ячеек элементов 9, 10 и 11 памяти; в первый блок 6 синхронизации и второй блок 7 синхронизации заносится информация о длительности и фазе тактовых импульсов в виде параллельного кода; на входы коммутатора 17 с выходов блока 1 установки подается код под- . ключения к выходам-входам объекта контроля соответствующих выходов блока 16 формирователей уровней и входов компаратора 19; на входы регистра 20 с выходов блока 1 установки подается код маски незадействованных входов компараторов 19, на входы блока 16 формирователей уровней подается код установки необходимых напряжений "1" и "0" на программируемых источниках

32 напряжения (уровень "1") и 33 (уровень "0"). На входы сброса триггеров 14, триггеров 15, регистра 22 и счетчика 24 импульсов подается сигнал сброса от блока 1 установки.

По нажатию кнопки "Пуск" в блоке

1 установки на вход элемента И 5 подается сигнал, открывающий его,и импульсы высокой частоты с выхода генератора 4 тактовых импульсов поступают на вход синхронизации блока 6 синхронизации, на выходах которого формируются четыре тактовых импульса, управляющие работой устройства в цикле работы устройства по считыванию одного набора с элементов 11 памяти и

45 сравнению его с кодами, снимаемыми с выходов компараторов 19. Первый тактовый импульс в первом четырехтактовом цикле работы блока 6 синхронизации поступает на вход синхронизации второго блока 7 синхронизации, в этот момент на первом выходе последнего появляется первый тактовый импульс в и-тактовом цикле работы блока 7 синхронизации. Цикл блока 7 синхронизации равен "h тактам по чиолу элементов 9, 10 и 11 памяти. С первого, второго,...,n-ro выходов блока 7 синхронизации. первый, второй,...,п-й тактовые импульсы поступают на счет1 1363141

Изобретение относится к автоматизированным системам контроля цифровых и аналоговых устройств и может быть применено при контроле функционирования в реальном масштабе времени

5 сложных быстродействующих многоканальных электронных и релейных объектов, на входы которых необходимо подавать времязависимые последовательности и на выходах вести допусковый контроль ответных реакций по ампли туде и по времени.

Цель изобретения — повышение быстродействия устройства.

На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг.2— схема формирования уровней.

Устройство содержит (фиг, 1) блок

1 установки, носитель 2 программы, 20 блок 3 считывания, генератор 4 тактовых импульсов, элемент И 5, первый

6 и второй 7 блоки синхронизации, формирователи 8„-8 „ адресов (счетчики адресов), первые элементы 9,-9q памя- 25 ти (элементы памяти начала команд входных воздействий и эталонных реакций ), вторые элементы 10 -1О „ памяти (элементы памяти конца команд входных воздействий и эталонных реакций), третьи элементы 11, -11 „ памяЗО ти, элементы памяти наборов эталон/ ных реакций. в момент стробирования), первые элемен ИЛИ 12 1-1?Тр вторые элементы ИЛИ 13„-13, первые триггеры 14„-14,, вторые тррйггеры 15 „-15 „ З5 блок 16 формирователей уровней, коммутатор 17,блок 18 индикации, комца-раторы 19,-19„, второй регистр 20 (маскирующий, регистр незадействованных входов компараторов), элементы

21 -21,„ сравнения, первый регистр 22 (регистр брак — норма), блок 23 сравнения, счетчик 24 импульсов (счетчик бракованных наборов), первые распределители 25„-25 > адресов (распреде. лители номеров ошибок), вторые распределители 26„-26 „ адресов,(распределители браков и адресов тестовых наборов)g четвертые элементы 27 -27

1 Il памяти (элементы памяти ошибок.) и 50 объект 28 контроля.

Блок формирователей уровней (фиг. 2) содержит элемент И-HE 29, первый 30 и второй 31 транзисторы и 55 первый 32 и второй 33 программируемые источники напряжения.

Устройство работает следующим образом, 136314 ные вхоцы соответственно первого, второго,...,n-го формирователей 8 адреса, На выходах каждого формирователя 8 адреса формируются коды адре5 сов. "по первому тактовому импульсу с блока 7 синхронизации — на выходе первого формирователя 8 адреса, по второму — на выходе второго,...„по и-у— на выходе и-го формирователя. Коды адресов с выходов формирователей 8 адресов поступают на адресные входы элементов 9, 10 и 11 г1амяти,код адреса с выходов первого формирователя

8, адреса — на адресные входы первых элементов 9,, 10, и 11, памяти, в момент формирования первого тактового импульса на выходе блока 7 синхронизации, код адреса с выходов второго формирователя 8 1 адреса — на адрес20 ные входы вторых элементов 9, 10 и

11 памяти, в моменты формирования второго тактового импульса на выходе блока 7 синхронизации и т.д, Блок 7 синхронизации вырабатывает 11 циклов

1 по числу считываемых слов из элементов 9, 10 и 11 памяти. В каждом цикле в блоке 7 синхронизации вырабатывается п тактов. Таким образом, для считывания всех слов с элементов 9, 10 и 11 памяти блок 7 вырабатывает 11п .тактов.

С информационных выходов каждого элемента 9 . памяти считывается по1 словно информация и .поступает на входы элементов ИЛИ 12 с номерами от 1 до k.

С инйормационных выходов каждого элемента 10 памяти считывается послов но информация и поступает на входы элементов ИЛИ 12 с номерами от k+1 до 2k.

С информационных выходов каждого элемента 11 памяти считывается пословно информация и поступает на входы элементов ИЛИ 13. Считывание информа- S5 ции с элементов 9, 10 и 11 памяти происходит последовательно, сначала информация считывается с первых элементов, затем с вторых и т.д., затем с и х затем снова с первых и т.д., 59 причем, каждый элемент ИЛИ 12.и 13 собирает информацию какого-либо определенного разряда слов, считанных с и элементов 9, 10 и 11 памяти.

Информация с выходов элементов ИЛИ 55

12 -12 поступает на единичные уста1 новочные входы триггеров 14, информация с выходов 121 „-12 - на установочные нулевые входы триггеров 14, ин1 4 формация с выходов элементов ИЛИ

13 — на единичные установо ные входы триггеров 15. Состояние триггеров 14 не изменяется в момент считывания первого слова с элементов 10 памяти, и изменяется в моменты считывания с элементов 10 информации о конце команд входных воздействий и эталонных реакций..С выходов триггеров 14 информация во временных последовательностях поступает на управляющие входы блока 16 формирователей уровней, с первой группы выходов которого через коммутатор 17 информация поступает на входы объекта 28 контроля, с второй группы выходов — на входы компараторов 19 на вторые входы котоР рого поступает информация с выходов объекта 28 контроля через коммутатор

17, на стробирующие входы компараторов 19 подаются импульсы с выхода блока 6 синхронизации (2-й тактовый импульс) . В моменты поступления стробов на входы компараторов 19 npoucxoll 11 11 ll ди т сравнение напряжений 0 и 1 > снимаемых с выходов объекта контр оля, с их эталонными значениями набора, снимаемого с второй группы выходов блока 1 6 . С выходов компар а торов

1 9 на входы блока элементов 2 1 сравнения поступает двухпо зиционный код ; причем при норме с выходов компар аторов высоких уровней снимается код

" 1 ", "0 ", а с выходов компар ато ров низких уровней — код " 0 ", " 1 ", при браке с выходов снимается код " 0", lln1l

В элементах 21 сравнения происхо-, дит сравнение кодов, снимаемых с выходов компараторов 19, с кодами набора, снимаемыми с триггеров 15, результат сравнения заносится в регистр 22 (регистр брак — норма). Если в регистре

22 все единицы, то это свидетельствует о соответствии кодов эталонного и реального наборов;.наличие в разрядах блока 22 нулей свидетельствует о несравнении наборов. С выходов регистра 22 информация поступает на входы блока 23 сравнения ° Третий тактовый импульс с выхода блока 6 синхронизации опраливает блок 23 сравнения с высокой частотой. В моменты, когда. идет опрос блока 23 сравнения, с его выхода появятся импульсы в том случае, если в регистре 22 были разряды с нулевой информацией при сравнении наборов. Эти импульсы по.ступают на счетный вход счетчика (бра5 136314 кованных наборов) 24 и накапливаются в нем. С выхода счетчика 24 снимается код номера онибки, который через распределитель 25 номеров ошибок поступает на информационные входы эле-. ментов 27 памяти. На информационные и адресные входы элементов 27 памяти через распределитель 26 адресов с выходов формирователей 8 адресов и регистра 22 поступает информация о бракованном наборе и его адресе и за писывается в элементе 27 памяти, Вы бор номера элемента 27 для записи информации осуществляется подачей на распределители 25 и 26 адресов тактовых импульсов с выхода блока 7 синхронизации, причем первый тактовый импульс распределяет информацию в элемент памяти 27 второй тактовый

У

20 импульс - в элемент 27> памяти и т.д, С элементов 27 памяти считывание информации на блок 18 индикации для визуального наблюдения осуществляется подачей кодов адресов на адресные входы элементов 27 памяти с выходов блока 1-установки с низкой частотой.

Характер онибки можно проанализировать. Например, можно определить насколько эталонный сигнал отличается от реального по длительности, для

30 этого необходимо посчитать количество нулей в столбце нескольких наборов и умножить на величину времени, равную периоду между стробами. Окончание проверки устройства происходйт по 35 импульсу переполнения, снимаемому с выхода п-го.формирователя, который поступает на вход сброса блока 1 установки.

Таким образом, предлагаемое уст- 40 ройство позволяет увеличить. быстродействие контроля, расширить возможности контрольных операций за счет автоматизации допускового контроля по времени.и по амплитуде входных- 45 . выходных сигналов в сложных многоканальных цифровых и аналого-импульсных релейных и электронных устройствах ,на высокой рабочей частоте.

Формула изобретения

Устройство для контроля объектов, содержащее генератор тактовых импульсов, блок индикации, носитель 55 программы, связанный выходом с информационным входом блока считывания, подключенного управляющим входом к

1 6 первому выходу блока установки, связанного вторым выходом с первым управляющим входом коммутатора, соединенного группой первых информационных входов и группой первых информационных выходов соответственно с входом и выходом устройства, содержащего также m элементов сравнения, подключенных выходами к информационным входам первого регистра, соединенного выходами с первыми входами блока сравнения, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены два блока синхрбнизации, m компараторов, и формирователей адресов, п первых, и вторых,,и третьих и п четвертых элементов памяти, 2k первых и m вторых элементов ИЛИ, k первых и m вторых триггеров,,блок формирователей уровней, второй регистр, счетчик импульсов, два распределителя адресов и элемент И, подключенный первым вх .дом к выходу генератора тактовых импульсов, вторым входом— к третьему выходу блока установки, а выходом — к управляющему входу,первого блока синхронизации, связанного информационным входом с четвертым выходом блока. установки, первым выходом — с .управляющим входом второго блока синхронизации, вторым выходом — со стробирующими входами компараторов, третьим выходом — с вторым входом блока сравнения, а четвертым выходом — со сбросовыми входами вторых триггеров, соединенных единичными входами с выходами соответствующих вторых элементов ИЛИ, а прямыми выходами — с первыми входами соответствующих элементов сравнения, подключенных вторыми входами к выходам соответствующих компараторов, соединенных первыми информационными входами с соответствующими разрядами группы вторых информационных выходов коммутатора, вторыми информационными входами — с соответствующими разрядами группы выходов второго регистра, а третьими информационными входами с соответствующим выходом группы первых выходов блока формирователей уроВней, подключенного группой вторых выходов к группе вторых информационных входов коммутатора, а группой первых входов — к прямым выходам первых триггеров, связанных единичными входами с выходами соответствующих

7 136314

k первых элементов ИЛИ (i=1,...,k), нулевыми входами — с выходами соответствующих первых элементов ИЛИ (i=

=(n+1),...,2k, соединенных входами соответственно с выходами первых элементов памяти и выходами вторых элементов памяти, подключенных адресными входами к выходам соответствующих формирователей адресов, к адресным lp входам соответствующих вторых распределителей адресов и адресным входам соответствующих третьих элементов памяти, соединенных выходами с входами вторых элементов ИЛИ, а информационными входами — с информационнымй входами первых и вторых элементов памяти и выходом блока считывания, причем синхровходы формирователей адресов связаны с синхровходами 1 соответствующих первых и вторых распределителей адресов и выходами второго блока синхронизации, управляющие входы формирователей адресбвс пятым выходом блока установки, а 25 выход переполнения и-ro формирователя адреса — с входом блока установ! 8 ки, подключенного шестым выходом к информационному входу второго блока синхронизации, седьмым выходом — к входу второго регистра, восьмым выходом — к группе вторых входов блока формирователей уровней, а девятым выходом — к адресным входам четвертых элементов памяти, соединенных выходами с соответствующими входами блока индикации, первыми информационными входами — с выходами соответствующих первых распределителей адресов, а вторыми информационными входами - с выходами соответствующих, вторых распределителей адресов, подключенных информационными входами к выходу счетчика импульсов, соединенного счетным входом с выходом блока сравнения и первыми информационными входами вторых распределителей адресов, связанных вторыми информационными входами с выходом первого регистра, подключенного управляющим входом к тактирующим входам первых и вторых триггеров, счетчика импульсов и десятому выходу блока установки.

Фиг. 2

Вх. От

Юлают