Устройство для цифровой двумерной свертки

Устройство для цифровой двумерной свертки

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, и может быть использовано при обработке двумерных и одномерных массивов данных большой размерности, например для фильтрации сигналов или обработки изображений . Цель изобретения - расширение функциональных возможностей путем выполнения рекурсивной двумерной и одномерной фильтрации. Поставленная цель достигается за счет того, что в состав устройства входят мультиплексоры 1-3, группа блоков памяти 4.14.N, первая 5.1,...,5.N, вторая 6.1,...,6.N группа блоков умножения , группа сумматоров 7 ..1,..., 7 .N., группа накапливающих сумматоров 8.1, ... ,8.N, входы загрузки весовых коэ фициентов 9у 10, информационные входы 11, 12, выход результата 13, блок синхронизации 14, состоящий из дешифратора 15, счетчиков 16, 17, элемента И 18, тактовый вход 19, входы задания режима работы 20, 21 и вход запуска 22. 3 ил. (Л 00 О5 со ю ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„,Я0„„1363250 (51) 4 r, 06 У 15/353

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ II ".

И А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4093738/24-24

1 (22) 29.07.86 . (46) 30.12.87. Бюл, № 48 (71) Киевский политехнический институт им. 50-летия. Великой Октябрьской социалистической революции(72) P.Èüâùëêîâñêèé, N.С.Каневский, В.И.Лозинский и С.Г.Овраменко (53) 681.32(088.8) (56) Авторское свидетельство СССР № 1211748, кл. 0 06 Р 15/31, 1986 °

Авторское свидетельство СССР

¹ 1196871, кл. С 06 F 11/00, 1985. (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ДВУМЕРНОЙ СВЕРТКИ (57) Изобретение относится к вычислительной технике и может быть использовано при обработке двумерных и одномерных массивов данных большой размерности, например для фильтрации сигналов или обработки изображений. Цель изобретения — расширение функциональных возможностей путем выполнения рекурсивной двумерной и одномерной фильтрации. Поставленная цель достигается за счет того, что в состав устройства входят мультиплексоры 1-3, группа блоков памяти

4.1,...,4.N, первая 5.1,...,5.N, вто рая 6.1,...,6.N группа блоков умножения, группа сумматоров 7..1,... 7 ° N,, группа накапливающих сумматоров 8.1, ...,8.N входы загрузки весовых коэффициентов 9, 10, информационные входы ll, 12, выход результата 13, блок синхронизации 14, состоящий из дешифратора 15, счетчиков 16, 17, эле- э мента И 18, тактовый вход 19, входы задания режима работы 20, 21 и вход запуска 22. 3 ил. С::!

363250

Изобретение относится к вычислительной технике и может быть использовано при обработке двумерных и одномерных массивов данных большой размерности, например для фильтрации сигналов или обработки изображений.

Целью изобретения является расширение функциональных возможностей путем выполнения рекурсивной двумерной и одномерной фильтрации.

На фиг. 1 изображена структурная схема предлагаемого устройства; на фиг. 2 — схема блока памяти; на фиг. 3 — схема накапливающего сумма l5 тора.

Устройство для цифровой двумерной свертки содержит мультиплексоры 1, 2, 3, блоки памяти группы 4.1, 4.2, ...,4.N блоки умножения первой группы 5.1, 5.2,...,5.И, блоки умножения

20 второй группы 6.1, 6.2,...,6.N, сумматоры группы 7.1, 7.2,...,7.N накапливающие сумматоры группы 8,1, 8.2,...,8.N, первый 9 и второй 10

25 входы загрузки весовых коэффициентов устройства, первый 11 и второй 12 информационные входы устройства, выход

13 результата устройства, блок 14 синхронизации, содержащий дешифратор

15, первый 16, второй 17 счетчики, 30 элемент И 18, тактовый вход 19, входы

20, 21 задания режима работы, вход

22 запуска.

Блок памяти 4.i (фиг. 2) представляет собой две группы регистров, 35

23.i.l, 23.i.2,...,23.i.М/2 и 24.i.l, 24.i.2,...,24.i.N/2, причем входы регистров 23.i.) и 24.i.j (где 1=

=1,М/2-1) соединены с информационными входами .соответственно регистров

23,i.)+1 и 24.i.J+l. Информационные входы регистров 23.i.l и 24.i.l являются соответственно первым и вторым информационными входами узла памяти 4.i. Выходы регистра 23.i.N/2 45 и 24.i.N/2 являются соответственно первым и вторым выходами блока памяти 4.i. Тактовые входы регистров обеих групп объединены и являются тактовым: входом блока памяти 4.i. Уп- 50 равляющие входы всех регистров блока памяти 4.i, кроме 23.i.N/2 и

24.i.N/2, объединены и подключены к управляющему входу блока памяти 4.i.

Накапливающий сумматор З.i, где

i=1,N (фиг. 3), состоит из сумматора

25.i, регистра 26.i и логического переключателя 27.i с третьим состоянием. Первый информационный вход сум2 матора 25.i является входом накапливающего сумматора 8.i, второй информационный вход сумматора 25.i подключен к выходу регистра 26.i. Вы-. ход сумматора 25,i соединен с информационным входом регистра 26.i. Информационный вход логического переключателя с третьим состоянием 27.i соединен с выходом регистра 26.i.

Устройство работает следующим образом.

Перед рассмотрением реализации основных режимов условимся, что сдвиг информации в блоке памяти 4.i (где

i=1 К), запись в регистры накапливающих сумматоров 8.i, стробирование счетчиков 16 и 17 осуществляются по переднему фронту тактовых сигналов.

Условимся также„ что передача информации с первых информационных входов мультиплексоров 1, 2, 3 на их выходы и параллельное занесение информации в счетчик 17, выдача информации из накапливающих сумматоров 8.i и задание первого режима. работы регистров

23.х, и 24,i.j (где j=l М/2-1) блоков памяти 4,х осуществляются подачей сигнала низкого уровня на соответствующие входы. Все регистры блока памяти 4.i, кроме 23. i .M/2 и

24.i.М/2, работают в двух режимах. В первом режиме рабо.ы регистры передают входную информацию на выход, а во втором режиме осуществляется запись информации в каждом такте, Регистры

23.i,Ì/2 и 24.i.М/2 блока памяти 4.i работают только во втором режиме, !

Сумматор 25. также работает в двух режимах: первый режим — суммирование двух операндов, поступающих на первый и второй информационные входы сумматора 25.i второй режим передача операнда, поступающего на первый информационный вход, на выход сумматора. Режим сумматора 25.i задается управляющим сигналом на входе считывания накапливающего сумматора

8.i который является также управляющим сигналом для логического переключателя с третьим состоянием 27.i.

При активном состоянии на входе считывания накапливающего сумматора 8.i производится передача информаций с входа логического переключателя 27.i с третьим состоянием на выход накапливающего сумматора 8.i и одновременно отрабатывается второй режим сумматора 25.i. Тактирующий вход ре1363250 гистра 26.i является входом записи накапливающего сумматора 8.i.

При задании режима работы устройства задается и.режим работы блока

14 синхронизации, причем блок синхронизации может работать в одном из двух режимов. В первом режиме работы блока синхронизации первый 16 и второй 17 счетчики находятся в режиме10 счета, При этом с выхода переноса второго счетчика 17 через элемент И

18 низким уровнем управляет дешифратор 15, который дешифрирует состояние первого счетчика 16. Во втором режиме работы блока 14 синхронизации второй счетчик 17 находится в режиме параллельного занесения, а первый счетчик 16 †в режиме счета. При этом синхроимпульсы с тактового входа бло-. 20 ка синхронизации транспортируются через второй счетчик на счетный вход первого счетчика 16. Управление дешифратором 1S в этом режиме осуществляется по сигналу низкого уровня, поступающему через элемент И 18 с управляющего входа блока синхронизации.

Выбор первого режима работы блока 14 синхронизации осуществляется подачей сигнала высокого уровня, а второго режима — подачей сигнала низкого уровня на управляющий вход блока синхро- низации.

Коэффициент пересчета первого счетчика 16 равен N (от 0 до N-l),à коэффициент пересчета второго счетчи- З5 ка 17 — М/2 (от 0 до M/2-1).

Рассмотрим работу устройства в режиме вычисления одномерной нерекурсивной свертки. В этом режиме правило 40 формирования выходных .отсчетов y(n) имеет вид: у(п)=а(1)х(п)+а(2)х(п-1)+...

+а (2N) х (и-2N+1), б где 2N — число весовых коэффициентов; а() — весовые коэффициенты;

x(j),у(п) — отсчеты на входе и выходе устройства соответственно (, п=1,2,3,...,..).

Данный режим работы устройства задается подачей, сигналов низкого уровня на входы 20, 21 задания режима работы устройства.

Перед началом работы подачей сигнала высокого уровня -на вход 22 производится установка режима загрузки весовых коэффициентов в блоки памяти группы 4.?, 4.1,...,4.N. В этом режиме мультиплексоры 1, 2 коммутируют первый 9 и второй 10 входы загрузки весовых коэффициентов на первый и второй входы первого 4.1 блока памяти соответственно. Подачей сигнала низкого уровня на управляющие входы блоков памяти 4.1, 4.2,...,4.N задается первый реиим работы регистров

23.i.j и 24.i.) (где =1,М/2-1) блока. памяти 4.i (где i=1,N), поэтому при подаче тактовых сигналов на тактовые входы блоков памяти 4.1, 4.2,...,4.N производится запись весовых коэффициентовс только в регистры 23.i.М/2 и

24,1..М/2 блока памяти 4.i (где i=

=l,И).

При разгрузке весовых коэффици ентов в данном режиме работы устройства на первый вход 9 загрузки весовых коэффициентов поступают весовые коэффициенты а(1),а(2),...,a(N), а на второй вход 10 — соответственно

a(N+1), a(N+2),...,a(2N). Последовательность поступления весовых коэффициентов должна быть такой, чтобы в конце загрузки весовых коэффициентов в регистрах 23. 1.М/2, 23. 2.М/2, ...,23.i.Ì/2 были записаны соответственно коэффициенты ь(1), а(2),..., ...,a(N), а в регистрах 24.1.М/2, 24.2.М/2,...,24.i.М/2 коэффициенты

a(N+1), a(N+2),...,a(2N).ñîîòâåòñòвенно.

После загрузки весовых коэффициентов подачей сигнала низкого уровня обеспечивается коммутация первого и второго выходов последнего 4.N блока памяти на выход мультиплексоров 1 и 2 соответственно.

На вход 21 подается сигнал низкого уровня, который обеспечивает коммутацию второго информационного входа 12 устройства на выход мультиплексора 3.

При работе устройства в данном режиме на первый информационный вход

ll устройства поступают входные отсчеты х(1), а на второй информационный вход 12 устройства — х(-N) (где =1,2,3,...). Подачей сигнала ниэкого уровня на вход 20 обеспечивается второй режим работы блока 14 синхронизации, при этом начальное состояние первого счетчика 16. равно нулю (входы начальной установки счетчиков не показаны).

Рассмотрим работу устройства в данном режиме на примере вычисления пол Такт (n+2) .

По переднему фронту (n+2)-ro такта в регистры 23.k.M/2 и 24.К.M/2 блока памяти 4.k будут приняты весовые .коэффициенты а(1) и а(4) соответственно, а в регистр 26.k накапливающего сумматора Я.k будет записана вычисленная в предыдущем такте сумма.

На первый информационный вход 11 .устройства поступает отсчет x(n) а на второй 12 — соответственно x(n-3).

Входной отсчет x(n) в блоке умножения

5.k умножается на весовой коэффициент а(1); а входной отсчет x(n-3) умножается в блоке умножения 6.k на весовой коэффициент а(4), Вычисленные произведения a(l)x(n) и a(4)x(n-3) суммируются в сумматоре 7.k. В сумматоре 25.k накапливающего сумматора 8.k в этом такте завершится вычисление выходного отсчета у(п)=

=(a(3)x(n-2)+a(6)x(n-5))+(a(2)x(n-1)+

+a(5)x(n-4)+(а(1)х(п-4)+а(1)х(п)+

+а(4)х(п-3).

Такт (n+3). . По первому фронту (n+3)-го такта в регистры 23.k.M/2 и 24.k.M/2 блока памяти 4.k будут приняты весовые коэффициенты а(3) и а(6) соответственно, а в регистр 26.k накапливающего сумматора 8.k будет записан результат вычисления вых диого отсчета у(п). В блоках умножения 5.1 и 6.Е, сумматоре 7.k будет формироваться

35 первая сумма выходного отсчета у(п+

+3). В этом такте с соответствующего выхода блока 14 синхронизации на вход считывания накапливающего сумматора 8.k поступает управляющий

40 сигнал, который обеспечивает выдачу вычисленного отсчета y(n) на выход

13 результата устройства.

Рассмотрим работу устройства в ре45 жиме вычисления двумерной свертки.

В этом режиме правило формирования выходных отсчетов имеет вид:

y(m,n)=a(1,1)x(m,n)+a(2,1)x(m-1,n)+ -.

° ° .+а(М, 1) x(m -М+l,n)+a(l, 2)x(m,n-l)+

50 +а(2,2)x(m-l,n-l)+...+а(М,2)x(m-М+1, п-1)+...+a(1,N)x(m,n-N+1)+a(2,N)x(m-l,n-И+1)+...+а(М,N)x(m-M+1,n-N+1), где М,N — число. весовых коэффициен55

a(i,k) — весовые коэффициенты (i=

=1,М, 1=1,И); х(1,J )y(m,n) — отсчеты соответственно на входе и выходе

5 1363250 ного выходного отсчета при числе весовых коэффициентов, равном 2N=6.Òîãда у(п)=а(1)x(n)+a(2)x(n-1)+a(3)x(n-2)+а(4)х(п-3)+а(5)х(п-4)+а(6)x(n-5).

Формирование y(n) начинается в и-м такте на накапливающем сумматоре

8.k(где k=n mod. Н) и заканчивается че рез N тактов, т.е. к началу (и+И)-ro .такта.

Рассмотрим работу устройства в данном режиме по тактам.

Такт.(n).

И регистрах 23.k.M/2 и 24.k.M/2 блока памяти 4.k будут находиться весовые коэффициенты а(3) и a(6) соответственно. На первый информационный вход 11 устройства поступает отсчет x(n-2),,а на второй 12 — соответственно x(n-5). Входной тсчет

x(n-2) поступает на вход блока умножения 5;1, а отсчет х(п-5) через мультиплексор 3 — на вход блока умножения Ь.k. На блоках умножения 5. и 6.k вычисляются произведения а(3)

x(n-2) .и a(6)x(n-5), которые суммируются на сумматоре 7.k. Результат суммирования поступает на вход накапливающего сумматора 8.k. В этом такте с накапливающего сумматора 8.k считывается результат вычисления от. счета у(п-3), поэтому сумматор 25.k работает в режиме передачи операнда, что обеспечивает передачу вычисленной суммы a(3)x(n-2)+а(6)х(п-5) на вход регистра 26.k накапливающего сумматора.8.k.

Такт (n+1).

По переднему фронту (n+1)-ro такта в регистры 23.k.M/2 и 24.k.M/2 блока памяти 4.k будут приняты весовые коэффициенты а(2) и а(5) соответственно, а в регистр 26.k накапливающего сумматора 8 будет записана вычисленная в предыдущем такте сумма а.(3)х(п-2)+a(6)x(n-5). На первый информационный вход 11 устройства поступает отсчет х(п-l), а на второй

12 — соответственно x(n-4). Входной отсчет x(n-1) поступает на вход блока умножения 5.k, а отсчет x(n-4) через мультиплексор 3 - на вход блока умножения 6.k. Вычисленные в блоках умножения 5.k и 6.k произведения

a(2)x(n-1) и a(5)x(n-4) суммируются в сумматоре 7.k. В сумматоре 25Л накапливающего сумматора 8,k в этом такте будет вычислена сумма a(3)x(n-2)+а(6)х(п-5))+(a(2)x(n-1)+a(5)x(n-4)).

7 13632 устройства (j„ =1,2,...,L, 1 =, 1,2,..., S, где S Ь вЂ” раз-— мерность входного массива, п=1,2,...,$, ш=1,2,...,L)

Данный режим работы устройства за- б дается подачей сигнала низкого уровня на вход 21, а сигнала высокого уровня — на вход 20, Перед началом работы подачей сигнала высокого уровня на вход 22 производится установка режима загрузки весовых коэффициентов в блоки памяти

4.1, 4.2,...,4.N. В этом режиме мультиплексоры 1 и 2 коммутируют первый

9 и второй 10 входы загрузки весовых коэффициентов на первый и второй входы первого 4.1 блока памяти соответственно. Сигйал высокого уровня, поступающий с входа 20 на упранляющие входы блоков памяти 4.1, 4.2,...,4.N, 20 обеспечивает второй режим работы всех регистров блоков памяти, поэтому приподаче тактовых сигналов этот режим предусматривает запись и хранение весовых коэффициентов во.всех регист- -б

7 рах блока памяти 4.N (где И=!).

При загрузке весовых коэффициентов в данном режиме работы устройства на первый вход 9 загрузки весовых коэффициентов поступают весовые ко- 30 эффициенты а(1,1), a(1,2)...,а(1,N), а(2,1), а{2,?),...,а(2,N),...,à(Ì/2, 1), а(М/2,2),...,а(М/2,N), а на второй вход 10 — соответственно а(М/2+

+1,1), а(М/2+1,2)...,а(М/2+1,N) а(М/2+2,1), а(М/2+2,2),...,а(М/2+2, N),...,а(М,1), а(М,2),...,а(М,N).

Последовательность поступления весовых коэффициентов должна быть такой, чтобы в конце загрузки в регистрах 40

23.i.g и 24.i.j (где i=1,N, )=1,М/2) были записаны несовые коэффициенты а(,i) и а(М/2+),i) были записаны несовые коэффициенты a(J, i) и а(М/2+), i) соответственно.

После загрузки весовых коэффициентов подачей сигнала низкого уровня

1 на вход 22 обеспечивается коммутация первого и второго выходов последнего

4,N блока памяти на выход мультиплек- 50 соров 1 и 2 соответственно.

На вход 21 подается сигнал высокого уровня, который обеспечивает коммутацию второго информационного входа 12 устройства на выход мультиплек- 55 сора 3.

При работе устройства в данном режиме на первый информационный вход

11 устройства входные отсчеты посту50

8 пают в следующей последовательности:

x(m-М/2+l,п-N+1), x(m-11/2+2, n-N+ +1),...,x(m,n-N+1),x(m-M/2+l,п-N+2), х(m-М/2+2,п-N+1),...,x(m,n-N+2),...

° .,х(ш-М/2+l,n),x(m-M/2+2,n),... ...,x(m,n), а на второй информационный вход 12 устройства — соответственно: x(m-Ì+l,п-N+1),x(m-М+2,n-N+

+l),.. °,х(ш-М/2,n-N+l),x(m-М+l,n-N+

+2),x(m-М+2,п-N+2),...,x(m-М/2,n-N+

+2),...,x(m-M+1,ï),x(m-М+2,п),... ...,x(m-М/2,n) (где и изменяется от ! до S при m=const (m=1,L)).

Подачей сигнала высокого уровня на вход 20 обеспечивается первый режим работы блока 14 синхронизации, В этом режиме через каждые М/2 тактов на управляющий вход дешифратора 15 с второго счетчика 17 через элемент

И 18 поступает сигнал низкого уровня, который разрешает выдачу дешифрованного состояния первого счетчика 16 на выход блока 14 синхронизации, поэтому через каждые М/2 тактов работы устройства на выход 13 результата устройства будет выдаваться выходной отсчет. Начальное состояние первого

16 и второго 17 счетчиков равно нулю. Регистр 26.i накапливающего сумматора 8.i (где i=1,É) в начале работы устройства устанавливается в нулевое состояние (входы начальной установки счетчиков и регистров не показаны).

Формирование выходного отсчета

y(m,п) начинается в (Т=(ш-l)S.М/2+

+(n-1)-М/2+11-м такте на накапливающем сумматоре 8,k (где k=n mod N) н заканчивается через M/2 тактов, т.е. к началу Т+М/2.N-ro такта.

Рассмотрим работу устройства в режиме вычисления двумерной свертки на примере вычисления полного выходного отсчета для случая N=2, M=4.Тогда y(m,n)=à(1,1)õ{m,n)+à(2,1)õ(m-l, и)+а(3,1)х(ш-2,п)+а(4,1)х(ш-3,п)+

+а(1,2)x(m,п-l)+а(2,2)x(m-l,ï-l)+

+а(3,2)x(m-2,п-l)+а(4,2)x(m-3,п-l)., Такт (T).

В регистрах 23.k.l, 23.k.2, 24.k.l и 24.k.2 блока памяти 4.k (где k=

=n mod 2) в этом случае будут находиться весовые коэффициенты а(1,2), а(2,2), а(3,2) и а(4,2) соответственно. На первьрй информационный вход 11 устройства. поступает отсчет,х(m-l, п-l), а на второй вход 12 — соответственно x(m-3, и-1). Входной отсчет х(ш-l, и-1) поступает на вход блока

1363250

10 умножения 5.k, а отсчет x(m-3, и-1) через мультиплексор 3 - на вход блока умножения 6.k. В блоках умножения

5.k и 6.k вычисляются произведения а(2,2)x(m-l,n-l) и а(4,2)x(m-3,n-l), которые суммируются в сумматоре 7.k, Результат суммирования поступает на вход накапливающего сумматора 8.k.

Б этом такте с накапливающего сумматора 8.k считывается результат вычисления отсчета y(m,n-2), поэтому сумматор 25.k работает в режиме переДачи операнда, что обеспечивает передачу суммы у "(m,n)=a(2,2)x(m-l, п-1)т

+а(4,2)x(m-З,п-l) на вход регистра

26.k.íàêàïëèâàâùåão сумматора 8.k.

Такт (Т+1), По переднему фронту (T+1)-го такта в регистры 23.k.l, 23.k.2, 24.k,l и 24.k.2 блока памяти 4.k будут приняты весовые коэффициенты а(2,1), а(4,1) и a(3,2) соответственно, а в регистр 26.k накапливающего сумматора 8.k будет записана вычисленная в предыдущем такте сумма у (m,n). На первый информационный вход 11 устройства поступает отсчет x(m,n-l), а на второй вход 12 — соответственно x(m-2,п-l). x(m, n-1) поступает на вход блока умножения 5.k а отсчет x(m-2,п-l) через мультиплексор

3 — на вход блока умножения 6.k. В олоках умножения 5.k и б.k вычисляются произведения а(1,2)x(m,п-l) и а(3,2)x(m-2,n-l), которые суммируют. 35 ся в сумматоре 7.k. Результат суммирования поступает на вход накапливающего сумматора 8,k, где суммируется с ранее вычисленной суммой

40 у (m,n) .

Такт (Т+2).

По,переднему фронту (Т+2)-го такта в регистры 23.k.l, 23.k.2, 24.k.l u

24.k.2 блока памяти 4.k будут приня- 45 ты весовые коэффициенты а(1,1),а(2,1), а(3,1) и а(4;1) соответственно, а в регистр 26. 1 накапливающего сумматора 8.k будет записана вычисленная в предыдущем такте c a ."(m n)= 5О

=y (щ,n)+a(1,2)x(m,п-l.)+а(3,2)x(m-2, и-1). На первый информационный вход

l1 устройства поступает отсчет x(m-l, n) а на второй 12 — соответственно

x(m-3,n). Входной отсчет x(m-l,п) в

55 блоке умножения 5.k умножается на весовой коэффициент а(2,1}, а отсчет

x(m-3,n) в блоке умножения б.k умножается на весовой коэффициент а(4,1).

Вычисленные произведения суммируются в сумматоре 7.k, результат поступает на вход накапливающего сумматора 8.k, где суммируется с ранее вычисленной суммой y (m,n).

Такт (T+3).

По переднему фронту (T+3)-го такта в регистры 23.k,l, 23.k.2, 24.k.l u

24,k.2 блока памяти 4.k будут приняты весовые коэффициенты а(2,2),а(1,1), а(4,2) и а(3,1) соответственно, а в регистр 26.k накапливающего сумматора 8.k будет записана вычисленная в предыдущем такте сумма у (m,n)=y (m, n)+a(2, 1 ) x(m- l,n)+a(4, 1 ) x(m-3,n) . Ha первый информационный вход 11 устройства поступает отсчет x(m,n), а на второй 12 — соответственно x(m-2, n). Входной отсчет х(щ,n) в блоке умножения 5.k умножается на весовой коэффициент а(1,1), а отсчет x(m-2,n}

I в блоке умножения б.k умножается на весовой коэффициент а(3,1), Вычисленные произведения суммируются в сумматоре 7,k. В сумматоре 8.k в этом такте будет формироваться окончательный результат вычисления отсчета y(m,n), равный у(щ,п)=у (m,n)+x(m,n)a(1,1)+

+x(m-2,n)a(3,1). !

Такт (Т+4).

По переднему фронту этого такта в регистры 23.k.l, 23.k,2, 24,k.l u

24.k.2 будут приняты весовые коэффициенты а(1,2), а(2,2), а (3,1) и (4,1) соответственно. В регистр:26.k накапливающего сумматора 8.К по переднему фронту этого такта будет принят вычисленный отсчет y(m,n). В этом такте на вход считывания накапливающего сумматора 8,k с соответствующего выхода блока 14 синхронизации поступает управляющий сигнал, который обеспечивает выдачу отсчета y(m,п) на выход 13 результата устройства.В блоках умножения 5.k, б.k и сумматоре 7.k в этом такте будет формироваться первая сумма выходного отсчета y(m,n+2).

Рассмотрим работу устройства в режиме вычисления одномерной рекурсивной фильтрации. В этом режиме правило формирования выходных отсчетов

y(n) имеет вид, y(n)=a(1)x(n)+a(2)x(n-1)+...+a(N)x

° x(n-N+1)+b(1)у(п-1)+Ь(2}у(п-2)+.... .. ° +b(N)y(n-N) 1363250

12 где N — число весовых коэффициентов;

a(i),b(i) — весовые коэффициенты (=1,И); х(1),у(п) — отсчеты на входе и выходе устройства соответственно (j=1,2,..., n=1,2,3,...)

Данный режим работы устройства задается подачей сигнала высокого уровня на вход 21, а сигнала низкого уровня — на вход 20.

Перед началом работы подачей сигнала высокого уровня на вход 22 производится установка режима загрузки весовых коэффициентов в блоки памяти 4.1, 4.2,...,4.N ° В этом режи15 ме первый и второй мультиплексоры

1, 2 коммутируют первый 9 и второй

10 входы загрузки весовых коэффициентов на первый и второй входы первого 4.1 блока памяти соответственно. Подачей сигнала низкого уровня на управляющие входы блоков памяти

4.1, 4 ° 2,...,4.N задается первый режим работы регистров 23.i.j и 24.i.J (гпа о=1, т72-1) блока памяти 4.i (где i=1,N), поэтому при подаче тактовых сигналов на тактовые входы блоков памяти 4 ° 1, 4.2,...,4.N производится запись весовых коэффициентов только в регистры 23.i.Ì/2 и ?4.i.М/

/2 блока памяти 4.i (где i=1,N).

При загрузке весовых коэффициентов в данном режиме работы устройства на первый вход 9 загрузки весовых коэффициентов поступают весовые коэффици- З5 енты а(1), а(2),...,а(И), а на второй вход -10 — b(l), b(2),...,b(N) соответственно. Последовательность поступления весовых коэффициентов должна быть такой, чтобы в конце загрузки 40 в регистрах 23.1.M/2, 23.2.М/2,... ...,23.N.Ì/2 были записаны коэффициенты a(l), a(2), a(N) соответственно,а в регистрах 24. f М/2, 24.2.М/2, ° .. ...,24.N.M/2 ), 45

Ь(2),...,b(N) соответственно.

После загрузки весовых коэффици-. ентов подачей сигнала низкого уровня., обеспечивается коммутация первого и второго выходов последнего 4.N блока 50 памяти на выход мультиплексоров 1 и

2 соответственно.

На вход 21 подается сигнал высокого уровня, который обеспечивает коммутацию информации с выхода 13 резуль.55 тата устройства на выход мультиплексора 3. На первый информационный вход

11 устройства поступают входные отсчеты х(1), х(2), х(3),....

Подачей сигнала низкого уровня на вход 20 обеспечивается второй режим работы блока 14 синхронизации, при этом начальное состояние первого счетчика 16 равно нулю. Регистр 26. накапливающего сумматора 8.i (где i=l,N) в начале работы устройства уста-: навливается в нулевое состояние (входы начальной установки счетчиков и регистров не показаны).

Формирование выходного отсчета

y(n) начинается в(п)-м такте в нака-. пливающем сумматоре 8.k (где k=ni»

imod Nj и заканчивается через N тактов, т.е. к началу (n+N)-го такта.

Рассмотрим работу устройства в режиме вычисления одномерной рекурсивной фильтрации на примере вычисления полного выходного отсчета для случая N=3. Тогда y(n)=a(1)õ(n)+

+a(2)x(n-1)+а(3)х(п-2)+Ъ(I)y(n-1)+

+Ь(2)у(п- 2)+Ь(3)у(п-3). . Такт (n) .

В регистрах 23.К.М/2 и ?4.К.М/2 блока памяти 4.k (где k=n mod 3) в этом такте будут находиться весовые коэффициенты а(3) и Ь(3) соответственно. На первый информационный вход

ll устройства поступает отсчет x(n-2), который в блоке умножения 5.k умножается на весовой коэффициент а(3). С выхода 13 результата устройства через мультиплексор 3 в блок умножения б.k поступает выходной отсчет у(п-3), вычисленный в предыдущем

I такте, где умножается на коэффициент

Ь(3). Вычисленные .произведения .а(3)

xx(n-2) и b(3)y(n-3) суммируются в сумматоре 7.k и поступают на вход накапливающего сумматора 8.К. В этом такте с накапливающего сумматора 8.k считывается результат вычисления отсчета у(п-3), поэтому сумматор 25.1 работает в режиме передачи операнда, что обеспечивает передачу вычисленной суммы y (n)=a(3)x(n-2)+Ь(3)у(п-3) на вход регистра 26.k накапливающего сумматора 8.k.

Такт (n+1), По переднему фронту (n+I )-ro такта в регистры 23.k.M/2 и 24.k.Ì/2 блока памяти 4.k будут приняты весовые коэффициенты а(2) и Ь(2) соответственно, а в регистр 26.k накапливающего сумматора В.k будет записана вычисленная в предыдущем такте сумма у (n). На первый информационный вход 11 устройства поступает отсчет

13

1363250.

x(,n-l), который в блоке умножения

5.k умножается на весовой коэффициент а(?). С выхода 13 результата устройства через мультиплексор 3 в блок . умножения 6.k поступает выходной от5 счет у(п-2), где умножается на коэффициент b(2). Вычисленные произведения а(2)х(п-1) и b(2)y(n-2) суммируются в сумматоре 7.k и поступают на вход накапливающего сумматора 8.k.

В сумматоре 25.k накапливающего сумматора 8.k в этом такте будет вычисленная сумма у (п)=у (n)+a(2)x(n-1)+Ъ(2)у(п-2).

Такт (и+2).

По переднему фронту (n+2)-ro такта в регистры 23,k.M/2 и 24.k.M/2 блока памяти 4.k будут приняты весовые коэффициенты а(l) и b(1) соответ" 20 ственно, а в регистр 26,k накапливающего сумматора 8.k будет записана вычисленная в предыдущем такте сумма у (n). На первый информационный вход

11 устройства поступает отсчет x(n) который в блоке умножения 5.k умножается на весовой коэффициент а(1). С выхода 13 результата устройства через мультиплексор 3 в блок умножения 6.k поступает выходной отсчет (n-1), где умножается на коэффициент Ъ(1). Вычисленные произведения

a,(l)x(n) и h(1)y(n-1) суммируются в сумматоре 7.Х и поступают на вход накапливающего сумматора 8.k. В сумматоре 25.k накапливающего сумматора 8.k в этом такте заверщится вычисление выходного отсчета у(п)=

=у (n)+(a(1)x(n)+b(I)y(n-1)).

Такт (n+3)

По переднему фронту (и+3)-го такта в регистры 23.k.M/2 и 24.k.M/2 блока памяти 4,k будут приняты весовые коэффициенты а(3) и Ъ(3) соответ- 45 ственно, а в регистр 26.k накапливающего сумматора 8.k будет записан результат вычисления выходного отсчета у(п). В блоках умножения 5.k, 6.k u сумматоре 7.k будет формироваться пер50 вая сумма выходного отсчета y(n+3).

На вход считывания накапливающего сумматора H.k в этом такте с соответствующего выхода блока 14 синхро-55 низации поступает управляющий сигнал, который обеспечивает выдачу вычисленного отсчета у(п) на выход 13 результата устройства.

Формула изобретения

Устройство для цифровой двумерной свертки, содержащее группу блоков памяти, блок синхронизации, группу накапливающих сумматоров и первую группу блоков умножения, первый мультиплексор, причем выходы накапливающих сумматоров группы объединены и являются выходом результата устройства, первым информационным входом которого являются объединенные между собой первые входы блоков умножения первой группы, вторые входы которых подключены к первым выводам соответствующих блоков памяти группы, первый выход i-го (i = 1, 1-1, N — длина импульсной характеристики) блока памяти группы подключен к первому информационному входу (i + 1)-го блока памяти группы, первый выход

N-го блока памяти группы подключен к первому информационному .входу первого мультиплексора, второй информационный вход которого является первым входом загрузки весовых коэффициентов устройства, первый информационный вход первого блока памяти группы подключен к выходу первого мультиплексора, управляющий вход которого является первым входом задания режима работы устройства, входы считывания накапливающих сумматоров группы подключены к соответствующим выходам блока синхронизации, такто— вый вход которого является тактовым входом устройства, о т л и ч а ю щ ее с я тем, что, с целью раснирения функциональных возможностей путем реализации рекурсивной двумерной и одномерной фильтрации, в него введены вторая группа блоков умножения, второй и третий мультиплексоры, груп— па сумматоров, причем выход второго мультиплеКсора подключен к первым входам блоков умножения второй группы, вторые входы которых подключены к вторым выходам соответствующих блоков памяти группы, второй выход i-ro блока памяти группы подключен к второму информационному входу, (i + 1)-го блока памяти группы, а второй выход

N-го блока памяти группы подключен к первому информационному входу третьего мультиплексора, sa орой информационный вход которого является вторым входом загрузки весовых коэффициентов устройства, второй информа15

1363250

16 ционный вход первого блока памяти группы подключен к выходу третьего мультиплексора, управляющий вход которого подключен к первому входу задания режима работы устройства, выходы блоков умножения первой группы подключены к первым входам соответствующих сумматоров группы, вторые входы которых подключены к выходам соответствующих умножителей второй группы, выходы сумматоров группы подключены к информационным входам соответствующих накапливающих сумматоров группы, первый информационный

I вход второго мультиплексора является вторым информационным входом устройства, выход результата которого под5 ключен к второму информационному входу второго мультиплексора, управляющий вход которого является вторым

1 входом задания режима работы устройства, тактовые входы блоков памяти соединены между cohoA и подключены к тактовому входу устройства, входом запуска которого являются соединенные между собой входы начальной устацовки блоков памяти группы и вход. запуска блока синхронизации.

1363250

Составитель А.Баранов

Редактор JI.Âåñåëîâñêàÿ Техред А.Кравчук Корректор В.ГиРнЯк

Заказ 6365/43

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4