Устройство для решения нелинейных задач теплопроводности

Устройство для решения нелинейных задач теплопроводности

Иллюстрации

Показать все

Реферат

 

Изобретение относится к гибридной вычислительной технике и предназначено для моделирования нелинейных задач теплопроводности. Цель изобретения - упрощение схемы. Поставленная цель достигается тем, что устройство включает три блока памяти, три блока сумматоров, блок сравнения, два триггера , элемент И, регистровую память, блок синхронизации, состоящий из генератора тактовьгх импульсов, четырех элементов И, трех счетчиков, двух дешифраторов , двух блоков сравнения, двух регистров, элемента задержки и триггера. 1 з.п, ф-лы, 2 ил. i (Л О5 О5 со ю С5 СО

СОЮЗ СОВЕТСКИХ

СО1.1ИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1363269 А1 (51)4 G 06 а 7/56

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4096704/24-24 (22) 28.07.86 (46) 30.12.87. Бюл. № 48 (71) Институт проблем машиностроения

АН УССР (72) Ю.М.Мацевитый и О.С.Цаканян (53) 681.333(088.8) (56) Козлов Э.С. и др. Назначение и. принципы построения аналого-цифрово11 И

ro вычислительного комплекса Сатурн

В кн.: Средства аналоговой и аналогоцифровой вычислительной техники. M,:

Машиностроение, 1968, с. 180-189.

Авторское свидетельство СССР

¹ 491963, кл. G 06 0 7/56, 1974. (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ НЕЛИНЕЙНЫХ ЗАДАЧ ТЕП310ПРОВОДНОСТИ (57) Изобретение относится к гибридной вычислительной технике и предназначено для моделирования нелинейных задач теплопроводности. Цель изобретения — упрощение схемы. Поставленная цель достигается тем, что устройство включает три блока памяти, три блока сумматоров, блок сравнения, два триггера, элемент И, регистровую память, блок синхронизации, состоящий из генератора тактовых импульсов, четырех элементов И, трех счетчиков, двух дешифраторов, двух блоков сравнения, двух регистров, элемента задержки и триггера. 1 s.ï. ф-лы, 2 ил. ()с-1) (1,) Gs t,n ()st,л

» л! л (3) )

136

Изобретение относится к аналоговой и гибридной вычислительной техниice и предназначено для решения нелинейных задач теплопроводности.

Цель изобретения — упрощение устройства.

На фиг. 1 изображена блок-схема устройства; на фиг. 2 — блок синхронизации.

Устройство для решения нелинейных задач теплопроводности содержит Rсетку 1, в каждый узел которой подключены временные резисторы 2, блок

3 кодоуправляемых источников напряжения, регистровую память 4, коммутатор

5, аналого-цифровой преобразователь

6 (АЦП), второй 7 и третий 8 блоки памяти, третий сумматор 9, первый блок 10 памяти, первый 11 и второй

12 сумматоры, блок 13 сравнения, первый триггер 14, элемент И 15, второй триггер 16, блок 17 синхронизации.

Блок 17 синхронизации содержит генератор 18 тактовых импульсов, первый элемент И 19, первый счетчик 20, первый дешифратор 21, второй 22 и третий 23 элементы И, второй счетчик

24, второй дешифратор 25, первый блок

26 сравнения, первый регистр 27, третий счетчик 28, второй блок 29 сравнения, второй регистр 30, элемент 31 задержки, четвертый элемент И 32, триггер 33.

Нелинейное уравнение теплопроводности имеет вид

1(Т) — + >- )) (Т) - =С„(Т) (1) Используя подстановку для преобразования левой части уравнения (1)

7 н= )Мт)нт (2) и подстановку для преобразования правой части уравнения (1) т н= ) с„(т)нт, о получим уравнение а о а э ан

+ 1 (4) акт ЯУ1 1Л

3269

2 ле сетки на предыдущей итерации. Формируют это напряжение два блока памяти и два сумматора.

Блок 7 памяти представляет собой

5 табличную память, позволяющую переводить одну моделируемую величину в другую. Для моделирования уравнения (4), выраженного в конечно-разностной форме (М (1!) (<) . (1,) 5,t-1,n- S, t, л (5t "1 !! B t

+ 1 ) ). +

h7 h< (%) (),) (%) (1) S<"! t,n 5 4 л 5-1, т л 5,4!л

+ ! + ! 3 °

)5

h< М

- (t)

Н,,„-Н,,„ !

»«! Л ал функцию Н надо связать с функцией 0 .

Пусть F=6-Н. Тогда правая часть

20 уравнения будет иметь вид (1! ) ()c, l 7

t0s 4 и-1=F5 4 л-1) Ы5,Ф т д Ф, .) ! или ) 1 (4,-1) (Ф-1) где G = 8 -F +F

S,t,n S,t,n 1 9,С,)! 1 S,1 !)т и для моделирования ее при реализаЗО ции íà R-сетке нужно на второй вывод временного резистора подать напряжение, пропорциональное функции Г ()! 1)

S,t,n

Если значение функции 8 в данной точке, полученное в (п-1)-й момент времени, а также значение функции F в этой же точке, рассчитанное по результатам моделирования на (n-1)-м шаге времени, сохранить в третьем блоке 8 памяти и на временном шаге

4() и íà (k-1)-й итерации к разности этих значений 8, <, -F з прибаS,<, л-1

" (.вить вновь определенное F то ! через временной резистор 2 пойдет ток, пропорциональный праной части уравне45 ния (5).

Таким образом, функцией третьего блока 8 памяти является хранение информации о величинах разности (8 !н-т..

-Fs „ 1) для всего массива узловых точек В-сетки.

Устройство работает следующим образом. которое может быть смоделировано на

R-сетку.

Кодоуправляемый источник напряжения нужен в этом случае для задания соответствующих начальных условий или напряжения, полученного в данном узПроизводится подготовка устройства к решению задачи, во время которой производится занесение начального распределения функции 8-F в блок 8 памяти, функциональной зависимости

F(e) — в блок 7 памяти, количество

1363269

4 и При появлении сигнала "ж" на выходе дешифратора 21 происходит уста30 новка счетчика 20 в нулевое состояние, а на выходе счетчика 24 код увеличивается на единицу, что является изменением адреса узловой точки. я- Далее блок 17 переходит к формированию сигналов синхронизации для обрао-10 ботки информации следующей узловой а- точки. Этот процесс повторяется до появления на блоке 26 сравнения има пульса "к", свидетельствующего об окончании съема и обработки информа15 ции для всех точек, задействованных в решении задачи. По сигналу "к" происходит одновременная запись (8 + (Ъ.-11

+F); „,+F,. „ во все источники 3 напряжейия из регистровой памяти 4, после чего может быть получено решение на R-сетке I для данной итерации.

Сигнал "к" также поступает с блока 26 на один из входов элемента И

15 и в случае наличия на выходе триггера 14 "1" устанавливает триггер 16 тоже в единичное состояние, которое, в свою очередь, устанавливает триггер

14 в "О". Это служит сигналом для организации цикла съема результатов решения с R-сетки 1 и записи информации в блок 8 памяти о разности выходе триггера 16 говорит о том, что итерационный процесс еще не сошелся и нужно перейти к следующей итерации. Для этого достаточно, чтобы сигнал "к" через элемент 31 задержки установил счетчик 24 в нулевое состояние. Очередная итерация производится по описанному алгоритму. узловых точек, участвующих в решени данной задачи, — в регистр 27, коли чество временных шагов — в регистр (на блок-схеме устройства не показа ны перечисленные операции, а также непринципиальные моменты установки блоков и элементов в исходное состо ние).

По сигналу "Пуск" разрешается пр хождение тактовых импульсов с генер тора 18 через элемент И 19 на вход счетчика 20 (микрокоманд) и далее н дешифратор 21, с выходов которого поступают сигналы синхронизации на функциональные блоки устройства, выполняющие в определенной последовательности операции, связанные с обработкой и обменом информацией между блоками устройства для одной, например i-й точки.

По сигналу "а", поступающему с дешифратора 21,происходит пуск коммутатора 5 по адресу, сформированному счетчиком 24. Коммутатор 5 подклю чает выбранную узловую точку R-сетки

1 к входу аналого-цифрового преобразователя (АЦП) 6, который производит преобразование по сигналу "б 1 с дешифратора 21. По этому же сигналу считывается информация 0 из блока

10 памяти, которая тут же вычитается из Д1"1 поступающей с выхода АЦП 6.

Эта операция производится сумматором

12. Полученная разность (g — 6 . 1 по (ъ1

1 1 ступает на блок 13, где сравнивается с кодом машинного нуля, имеющего еди ницу в младшем разряде.

Если старшие разряди g .- e . равнь (%1 нулю, то блок 13 выдает сигнал на вход триггера 14, который устанавли40 вается в единичное состояние, в противном случае он остается в нулевом состоянии. По сигналу "в" происходит считывание информации о функции F.(81"1)

1 из блока 7 памяти по адресу, посту- 45 пающему с выхода АЦП 6, а также запись 9 "1в блок 10 памяти для следующего итерационного цикла по адресу

i-й точки.

По сигналу "r" происходит считива- 50 ние информации о разности (3 -F); из блока 8 памяти по адресу -й узловой точки и передача ее в сумматор

9, где складываются величины (e-Г) (1 .11 1, 11Л и F . . Далее эта информация с выхо- 55

1, fl да сумматора поступает Hà i-й вход регистровой памяти 4, где записывается по i-му адресу по сигналу синхронизации "е".

Когда итерационный процесс сошелся и нужно осуществить переход к следующему временному шагу, работа устройства меняется. Если сигналы

"а", "б", "в" с дешифратора 21 выполняют те же функции, то сигнал "г" проходить не будет, так как потенциал на выходе триггера 16 и будет равен "О" и элемент И 22 не пропустит сигнал "r", разрешающий считывание из блока 8 памяти. Вместо этого на вход разрешения записи блока 8 памяти поступит сигнал "д", прохождение которого разрешает потенциал Й выхода триггера 16. Сигнал "е" будет заблокирован сигналом Й, и запись в память

4 не произойдет. После того, как закончится цикл в блоке 8 памяти и будет подготовлена информация для на5 136326 чальных условий следующего временного шага, триггер 14 установится в "1", так как итерационный процесс сошелся, а триггер 16, имеющий счетный вход

5 при поступлении на элемент И 15 сигнала "к" установится в нулевое состояние. Триггер 14 остается в этом случае в состоянии "1", но это не отражается на работе устройства. Останов решения происходит по сигналу с блока 29 сравнения, который сбрасывает триггер 33 в "О", и потенциал с

его выхода запрещает прохождение импульсов с генератора 18 через элемент 5

И 19 на вход счетчика 20.

Формула изобретения

1. Устройство для решения нелинейных задач теплопроводности, содержащее R-сетку, последовательно соеди20 ненные коммутатор и аналого-цифровой преобразователь, причем узлы R-сетки соединены с информационными входами коммутатора блок кодоуправляемых исУ

25 точников напряжения, выход каждого кодоуправляемого источника напряжения блока соединен с выводом соответствующего резистора R-сетки, о т л и ч аю щ е е с я тем, что, с целью упрощения, оно содержит три блока памяти, три блока сумматоров, блок сравнения, два триггера, элемент К, регистровую память и блок синхронизации, вход пуска которого является входом пуска устройства, первый выход блока синхро- 35 низации соединен с первым управляющим входом коммутатора, второй выход блока синхронизации подключен к управляющему входу аналого-цифрового преобразователя и к входу управления 40 режимом считывания первого блока памяти, третий выход блока синхронизации подключен к входу управления режимом считывания второго блока памяти, к входу управления режимом запи- 45 си первого блока памяти и к тактирующему входу первого триггера, четвертый и пятый выходы блока синхронизации соединены соответственно с входом управления режимом считывания и вхо- 5п дом управления режимом записи третьего блока памяти,шестой выход блока синхронизации подключен к тактирующему входу регистровой памяти, седьмой выход блока синхронизации соединен с вторым управляющим входом коммутатора, с адресными входами первого и третьего блоков памяти, группа выходов блока синхронизации подключена

6 к адресным входам регистровой памяти, восьмой выход блока синхронизации подключен к тактирующему входу блока кодоуправляемых источников напряжения и первому входу элемента И, выход аналого-цифрового преобразователя соединен с первым входом первого сумматора, с адресным входом второго блока памяти, с первым входом второго сумматора и информационным входом первого блока памяти, выход которого ! подключен к второму входу второго сумматора, .выход которого. через блок сравнения соединен с единичным входом первого триггера, прямой выход которого подключен к второму входу элемента И, выход которого подключен к счетному входу второго триггера, прямой выход которого подключен к нулевому входу первого триггера и входу разрешения блока синхронизации, вход блокировки которого соединен с инверсным выходом втoporo триrrepa, выход второго блока памяти подключен к второму входу первого сумматора и к первому входу третьего сумматора, выход которого соединен с информационным входом регистровой памяти, выход третьего блока памяти подключен к второму входу третьего сумматора, выход первого сумматора подключен к информационному входу третьего блока памяти, выход регистровой памяти соединен с информационным входом блока кодоуправляемых источников напряжения.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем. что блок синх ронизации включает четыре элемента

И, два дешифратора, три счетчика, элемент задержки, триггер, два регистра, два блока сравнения и генератор тактовых импульсов, выход которого подключен к первому входу первого элемента И, выход которого соединен со счетным входом первого счетчика, выход которого подключен к входу первого дешифратора, первый, второй и третий выходы которого являются соответственно первым, вторым и третьим выходами блока синхронизации, четвертый выход первого дешифратора соединен с первыми входами второго и третьего элементов И, вторые входы которых являются соответственно входами блокировки и разрешения блока синхронизации, пятый выход первого дешифратора подключен к первому входу четвертого элемента И, второй

7 >зеаа е 8 вход которого соединен с входом бло- выходом блока синхронизации и соедикировки блока синхронизации, шестой нен с входом элемента задержки и со выход первого дешифратора подключен счетным входом третьего счетчика, вык устайовочному входу первого счетчи- ход которого подключен к первому

5 ка и к счетному входу второго счет- входу второго блока сравнения, выход чика, выход которого является седь- которого соединен с нулевым входом мым выходом блока синхронизации и триггера, единичный вход которого явсоединен с первым входом первого бло- ляется входом пуска блока синхрониэака сравнения и с входом второго де- 1О ции, выход триггера подключен к вто- . шифратора, выходы которого являются рому входу первого элемента И, выход: группой выходов блока синхронизации, элемента задержки соединен с установыход первого регистра подключен к вочным входом второго счетчика, вывторому входу первого блока сравне- ход второго регистра подключен к втония, выход которого является восьмым 15 рому входу второго блока сравнения.

1363269

Составитель И.Дубинина

Редактор Е.Кспча Техред А.Кравчук Корректор А,Обручар

Заказ 6365/43

Тираж 671, Подписное

ННИИ11И Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4