Запоминающее устройство на моп-транзисторах

Запоминающее устройство на моп-транзисторах

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для построения оперативных запоминающих устройств. Цель изобретения - повьппение надежности запоминающего устройства. Поставленная цель достигается введением в устройство элементов И ИЛИ-НЕ 10, И-НЕ 11 и инвертора 12 с соответствующими связями. Перечисленные элементы позволяют выработать сигнал завершения переходных процессов в устройстве, поэтому устройство работает по реальным задержкам транзисторов. 1 ил. с

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТ1 г1ЕСНИХ

РЕСГ1У БЛИН (50 4 1 С 11 40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

Il0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ, (21) 4086470/24-24 4049181/24-24 (22) 09.07.86 (46) 07.01.88. Бюл. Р 1 (71) Ленинградский электротехнический институт им. В.И.Ульянова (Ленина) (72) В.И. Варшавский, Н.М. Кравченко, В. Б. Мараховский и Б. С. Цирлин (53) 681. 327. 6 (088. 8) (56) Авторское свидетельство СССР

У 1109804, кл. С 11 С 11/40, 1983.

Intel Memory Design Handbook.

Intel Corporation 3065. Bovers Ave, St. Clare, с. А95051, р.6-3, fig. 488.

„„SU„„1365129 А1 (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО НА МОПТРАНЗИСТОРАХ (57) Изобретение относится к вычислительной технике и может быть использовано для построения оперативных запоминающих устройств. Цель изобретения — повышение надежности запоминающего устройства. Поставленная цепь достигается введением в устройство элементов И-ИЛИ-НЕ 10, И-HE

11 и инвертора 12 с соответствующими связями. Перечисленные элементы позволяют выработать сигнал завершения переходных процессов в устройстве, поэтому устройство работает по реальным задержкам транзисторов. 1 ил.

13

Изобретение относится к вычислительной технике и может быть ислользовано для построения оперативных запоминающих устройств.

Пелью изобретения является повышение надежности устройства

На чертеже приведена :;. ма запоминающего устройства.

Устройство содержит 3.ëåìpíòû 1 памяти, элементы выб >рки >та таанзис— тс рах 2 и;. нагрузоiIE.ые элт-; =.íòû на транзисторах 4 5 и 6, 7 соответственна, л-типа и р-типа, элементь> записи на транзисторах 8 и 9, -лемент

И-ИЛИ-HF, !О, элемент И-НF. 11..«вертар 12, разряди»lp. и 14 и лрс снь>е

1 3 шины, Устройст>зо т.меет И«фар:тацио;.1ль>с входь1 16 и 17, яыхатт 18 признака завершения .зро«1 с. ав и вход 19 считьт— ванин

Запоминающее устра"I; r«n p lrr тает с,сецующим образом, В режиме хранел»«: на адресные шины

15 всех ячеек 1 подается низкий потенциал, закрывающий транзт стары 2 и 3, на «ха>1 19 улра>з линия счить>вани" ем — та>..же н як>тй >та" «н циа>;. i,:.".ме тт>-с . а аба и«фор .таь анных входа 16 и :7 годается низкий т-стен«-тол. э EK рывающий тра«листа!>ы 8 и 9. 7 аким с б1>азот, в режтссмме х аттения н, шинах

13 и 4 ус тана1зливается,зыс.акий патенциал и >I ре з ул.: тате на выходе 3 лемента 11 имеется низ -ий ттатенциал, на выходе элемента 10 — высокий потенциал, а на выходе инвертора i2 и выходе 18 устройства — низкий, что свидетельс-вует о завершении переходных процессов в этом режиме. 3 режиме считывания информации иэ элемента 1 н а c. I o адре сиу10 III)%1$ 1 5 подается;:ысс;кттй потенциал, открывающий тралзттсторт 2 и 3, и низт<ий гстенциаз. с гыхадов этс го элемента постулае r I;z nIEIEI»1 13 и 14. Одновременно падается высокий l>oт=нциал на вход 19 считывания стройства, После зтага„как Hа 3L:,iîäå 3ëp."lr.:;,òà 1 Elo являетсii ьтсакий потенциал, и з выходе элемента 0 появляется низкий потенциал, з затем на выходе инвертора 12 и выходе 18 устрОЙства высОкlтй что является признаком завершения переходных процес ов в это 1 pæи>ч», В г-:.rie зали<и информации в ячейку 1 EEa ..е адресного шину 1. > падается высокий лате.-Lèàë „оз крывающий -,. -.н65129 2 зистары 2 и 3, и низкий потенциал с одного из выходов этого элемента 1 поступает на шину 16 или 17. Одновременнс с этим на информационные входы

16 и 17 устройства выставляется записываемая информация, т,е. на один иэ них подается высокий потенциал, а на другой — низкий, в результате чего открывается адин из транзисторов 8 или 9. Появление низкого потенциала на шине 13 или 14 приводит к тому, чта на выходе элемента 11 появляется вы-окий потенциал. Если информация, ;сталовленная на информационных входах 16 и 17 устройства, совладает с ранее ->вписанной в ячейку 1, то измен -1 я с астояния последней Hrp npr>ucxo ,:.и, II после того, как на выходе элемен-,а 11 появляется высокий потенциал, 11а зыхаде элемента 1О появляется

>:изкий лстенциал, а затем на выходе ипвертОра 12 и выходе 18 устройства—

ВЬСОКИй, Чта, Кат И В РЕЖИМЕ ЧТЕНИЯ, 25 является признак<- l ???????????????????? ???????????????????? ????;????????????. ??????>и инфармат;ия, Уетаттая-1ЕННаЯ На ИНфОРМаЦИОННЫХ ВХОдах 16 и 17 устройства, противоположна «l» е .:злисант т., в элемент 1

9 1l .ЬРОИСХаДИт ттЕРЕК,ПС> 1ЕНИЕ ЛаСЛЕДНЕГО.

При 3; ам, .несмотря EIE«Iвысакий потенцттаЛ На в>ткадЕ 3ЛЕМ=Нта 1 1, ЛЕрЕКЛЮ .ение элемента 10 не происходит до т х лор, пака в эл менте не устанавливается требуем:.;е состояние. В этом случае сначала на обеих шинах

13 и 14 появляется низкий потенциал, Затем, кс>гда информация записывается в элемент 1, на одной из шин 13 или

14 восстанавливается высокий потенциал. iîëüêo после этого на выходе элемента 10 появляется низкий потенциал, а на гыходе инвертора 12 и выходе 18 устройства — высак1л1, что является признаком завершения переходных проце1 сов в реж с;е записи, Для ага> чтобы вернуть устройство в режтм хранения необходимо устано нить низкий потенциал на адресной тине 15 элемента 1 и низкий потенциал на управляющем входе 19, если был режим считывания, или низкий потенциал нз информационных входах 16 и 17, сл«ч o»IJI режим записи. В результате

55 перехода в режим хранения на выходе 8 станавливаетс» низкий. г.с тенциал, чтс является признакам завершения перехадны;: процессов.

1365129

Составитель С. Королев

Редактор О.Головач Техред И.Верес Корректор В.Бутяга

Заказ 6618/44 Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

В предлагаемом устройстве признаком завершения переходных процессов в режиме записи или чтения являются появление высокого потенциала на выходе 18 устройства, в режиме хранения — появление на нем низкого потенциала. Этот сигнал вырабатывается при завершении реальных переходных процессов в устройстве.

Таким образом, в предлагаемом устройстве индицируются моменты окончания переходных процессов во всех режимах, что позволяет организовать 15

его работы по реальным задержкам транзисторов, а следовательно, повысить

его быстродействие и надежность. формула изобретения 20

Запоминающее устройство на МОПтранзисторах, содержащее элементы памяти, элементы выборки, выполненные на двух транзисторах п-типа, затворы 25 которых подключены к соответствующей адресной шине устройства, стоки — к первой и второй разрядным шинам устройства соответственно, истоки транзисторов элементов выборки соединены соответственно с первыми и вторыми выходами соответствующих элементов . памяти, два элемента записи, выполненных на транзисторах п-типа, стоки которых подключены к соответствующим разрядным шинам устройства, истоки— к шине нулевого потенциала устройства, а затворы являются информационны— ми входами устройства, два нагрузочных элемента, выполненных на транзисторах р и п-типа, стоки которых подключены к шине питания устройства, к которой подключены затворы транзисторов п-типа элементов нагрузки, затворы транзисторов р типа которых подключены к шине нулевого потенциала устройства, истоки транзисторов первого нагрузочного элемента подключены к первой разрядной шине, а истоки транзисторов второго нагрузочного элемента — к второй, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит элемент И-ИЛИ-НЕ, инвертор и элемент И-НЕ, выход которого соединен с первыми входами четырех групп элемента И-ИЛИ-НЕ, второй вход первой группы которого является входом считывания устройства, вторые входы второй и третьей групп элемента И-ИЛИ-НЕ подключены к первой и второй разрядной шинам устройства соответственно, которые подключены к первому и второму входам элемента И-НЕ соответственно, третьи входы второй и третьей групп элемента И-ИЛИ-НЕ соединены с затворами транзисторов соответствующих элементов записи, выход элемента

И-ИЛИ-HE соединен с входом инвертора, выход которого является выходом признака завершения переходных процессов устройства и соединен с вторым входом четвертой группы И элемента И-ИЛИ-НЕ.