Устройство для тестового контроля блоков памяти

Устройство для тестового контроля блоков памяти

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при изготовлении и испытании блоков памяти. Целью изобретения является повьшение достоверности , контроля. Устройство содержит генератор , блок управления, счетчик адреса, дешифратор, буферные накопители, регистр , коммутатор и формирователь результатов контроля.. Перед началом - контроля по командам от ЦВМ производится загрузка буферного накопителя информационной, адресной и управляющей (запись/считывание, признак окончания теста) последовательностями, образующими тест. Далее устройство переходит в режим выдачи теста на контролируемый блок памяти путем последовательного считывания буферного накопителя. Считываемая информация контролируется формирователем результатов контроля. 5 ил. с $ (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А1 (5114 G 11 С 29 0

1 еСЕ1 CP0351%

13,„

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

gpgA! r

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ilO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

;21) 4084809/24-24 (2) 09.0/.86 (46) 07.01.88. Бюл. У 1 (72) P.С.Алумян, П.Г.Яковлев, М.М.Момджян и Л.О.Ваганян (53) 681.327.6(088.8) (5e) Авторское свидетельство СССР

У 968856, кл. С 11 С 29/00, 1981.

Авторское свидетельство СССР

У 824313,. кл. G 11 С 29/00, 1979. (54) УСТРОЙСТВО ДЛЯ ТЕСТОВОГО КОНТРОЛЯ БЛОКОВ ПАМЯТИ (57) Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при изготовлении и испытании блоков памяти. Целью изобретения является повышение достоверности, контроля. Устройство содержит генератор, блок управления, счетчик адреса, дешифратор, буферные накопители, регистр, коммутатор и формирователь результатов контроля.. Перед началом контроля по командам от 4ВМ производится загрузка буферного накопителя информационной, адресной и управляющей (запись/считывание, признак окончания теста) последовательностями, образующими тест. Далее устройство переходит в режим выдачи теста на контролируемый блок памяти путем последовательного считывания буферного накопителя. Считываемая информация контролируется формирователем результатов контроля. 5 ил.

1365134

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при изготовлении и испытании блоков памяти.

Целью изобретения является повышение достоверности контроля.

На фиг.1 представлена схема устройства для тестового контроля блоков 10 памяти, на фиг.2 — схема блока управления; на фиг.3 — схема буферного накопителя; на фиг.4 — схема формирователя результатов контролями на фиг.5— схема коммутатора. 15

Устройство для тестового контроля блоков памяти (фиг.1) содержит генератор 1, блок 2 управления, цепь 3

"СИ1", счетчик 4 адреса буферных накопителей, цепь 5 команды "Сброс", 20 цепь 6 команды "Загрузка", цепь 7 команды "Пуск", цепь 8 буферного накопителя признака "Конец теста", цепь 9 сигнала "Неисправность", цепь 10 сигнала "Прием в буферный регистр", цепь

11 сигнала "Запись в буфер", цепь 12 сигнала "Выборка буфера", цепь 13 сигнала Опрос схемы сравнения, дешифратор 14, канал 15 приема командной информации, буферный накопитель З0

16 признака "Конец теста", буферный накопитель 17 информации режима обращения к контролируемому блоку (запись/чтение), буферный накопитель 18 информации адреса обращения, буферный накопитель 19 числовой информации, канал 20 приема информации от

ЦВМ, канал 21 счетчика адреса буферных накопителей, цепь 22 буферного накопителя информации режима обраще- 40 ния, канал 23 буферных накопителей адресной и числовой информации, триггер 24 буферного накопителя признака

"Конец теста", триггер 25 буферного накопителя информации режима обраще- 45 ния, регистр 26 буферного накопителя информации адреса обращения, регистр

27 буферного накопителя числовой информации, цепь 28 триггера буферного накопителя признака Конец теста, gp цепь 29 триггера буферного накопителя информации режима обращения, канал 30 регистров буферных накопителей адресной и числовой информации, проверяемое иэделие 31, цепь 32 сигнала "Запуск", входной канал 33 числовой информации, формирователь 34 результатов контроля, цепь 35 "Триггера неисправности", выходной канал 36 числовой информации, коммутатор 37, цепь

38 сигнала "Переполнение", к .нал 39 выдачи информации в ЦВМ, цегь 40 гактовых импульсов.

Блок 2 управления (фиг.2) содержит сдвигающий регистр 41, триггеры 4246, элемент И 47, элементы И-НЕ 4851, элементы И 52-54 и элементы НЕ

55-58.

Накопители (фиг.3) 6-19 содержат запоминающие эдем нты 59.

Формирователь 34 результатов контроля

V с.Е 62 и триггер 63 неисправности.

Коммутатор {фиг.5) 37 содержит мультиплексор 64. Блоки 16-19 составляют буферный накопитель 65, блоки . 4-27 — регистр 66.

Устройство работает следующим образом.

По каналу 15 приема командной информации на вход дешифратора 14 иэ

ЦВМ поступает, согласно алгоритму р:— боты устройства, последовательность соответствующих команд.

Команды "Сбр:c", "Загрузка,.

"Пуск" возбуждают на выходе д== оратора 14 соответственно цепи 5, 6 и 7 команд "Сброс", "Загрузка" и "Пуск".

Импульсы в возбужденных цепях имеют отрицательную полярность.

По команде "Сброс" сигнал по цепи

5 команды "Сброс" поступает на вход блока 2 управления и счетчика 4 адреса буферных накопителей и устанавливает последний в нулевое состояние.

В блоке 2 управления (фиг.2) отрицательный сигнал цепи 5 "Сброс" поступает на вход схемы И 52, на выходе которой формируется отрицательный сигнал, устанавливающий триггеры 4246 и сдвигающий регистр 4 1 в исходное состояние. Сигнал логического нуля с выхода триггера 46 поступает на вход элемента И-НЕ 48 и блокирует прохождение импульсов задающего генератора

1 по цепи 40 тактовых импульсов через элемент И-НЕ 48 на вход сдвигающего регистра 41. Следовательно, блок 2 управления не будет вырабатывать управляющие сигналы и устройство будет находиться в исходном состоянии °

Устройство работает в двух режимах: Загрузка и Контроль .

В режиме "Загрузка" осуществляется занесение исходной контрольной информации в буферные накопители 16-19.

1365134

B режиме "Контроль" осуществляется прогон буферных накопителей 6-19 и контроль проверяемого изделия 31 в соответствии с информацией, занесенной в буферные накопители 16-19 в режиме "Загрузка".

В режиме "Загрузка" по каналу 15 приема командной информации от ЦВМ 10 на вход дешифратора 14 поступает команда "Загрузка". Одновременно по каналу 20 приема информации на входы буферных накопителей: признака "Конец теста" 16, режима обращения 17. адреса обращения 18, числовой информации 19 поступает тестовая информация, которая должна быть загружена в буферные накопите ги 16-19 по адресу, определяемому cocòoÿë åì счетчика ад- 20 реса буферных накопителей 4.

Команда Загрузка возбуждает на выходе дешифратора 14 цепь б команды

Загрузка, которая подключена к входу блока 2 управления. Отрицательный сигнал цепи 6 команды "Загрузка" устанавливает в единичное состояние триггер 43 и в нучевое состояние триггер 45, через элемент И 47 — в единичное состояние триггер 42. Сигнал З0 логической "1" с выхода триггера 42 поступает на установочный вход P триггера 46, разрешая егс перебрсс в единичное состояние при поступлении положительного перепада импульсов задающего генератора 1 с выхода элемента НЕ 55. При этом сигнал логической

"1" с выхода триггера 46 поступает на вход элемента Vi-HE 48, разрешая прохожден е импульсов задающего генера- 40 ! тора 1 по цепи тактовых импульсов 40 через элемент И-НЕ 48 на вход сдвигающего регистра 41, На выходе блока 2 управления вырабатываются управляющие сигналы, позволяющие организовать 45 работу устройства в режиме "Загрузка". В цепи 11 "Запись в буфер" устанавливается отрицательный уровень, а через инвертор 57 и элемент И 54 в цепи 12 "Выборка буфера" — отрица- В0 тельный импульс, позволяюший записать в буферные накопители 16 — 19 (фиг.3) информацию, подаваемую ЦВМ по каналу 20 приема информации. С выхода элемента HE 58 по цепи 3 "СИ1" на вход счетчика 4 адреса буферных накопителей поступает импульс, и содержимое счетчика 4 адреса буферных накопителей увеличивается на единицу.

С выхода g4 сдвигающего регистра

41 импульс, являющийся признаком "Конец цикла", подается на вход С триггера 44, устанавливая его в нулевое состояние и подготавливая сдвигающий регистр 41 к очередному циклу. Одновременно импульс "Конец цикла проходит через элемент И-НЕ 49 на вход элемента И 52, тем самым осуществляя

1 сброс блока управления в исходное состояние.

При поступлении следующей команды

Загрузка из ЦВМ описанный цикл повторяется, но информация при этом записывается в буферные накопители 1619 по следующему адресу, определяемому содержимым счетчика 4 адреса буферных накопителей. Количество ко— манд "Загрузка" определяется объемом буферных накопителей 16-19 и алгорит— мом тестирования, реализуемого управляющей программой, заложенной в ЦВМ.

Информация, записанная в буферные накопители: признака нКоцец тестаи, 16, режима обращения 17, адреса обра,щения 18 и числовой информации 19, зависит от алгоритма тестирования данного типа проверяемого изделия.

При проверке оперативных запоминающих устройств в зависимости от тестовой программы в буферный накопитель 17 режима обращения записывается информация последовательности режимов считывания и записи. В буферный накопитель 18 адреса обращения записываются коды адресов, по которым необходимо провести запись в контролируемое изделие или считывание из него. В буферный накопитель 19 числовой информации записывается эталонная информация, необходимая для осуществления контроля проверяемого иэделия.

При проверке долговременного запоминающего устройства в буферный накопитель 17 режима обращения записывается только признак чтения. В буферный накопитель 18 адреса обращения записывается код адреса считывания информации из проверяемого изделия.

В буферный HBKonHT åëb 19 числовой информации записывается эталонная информация для сравнения.

В буферный накопитель 16 признака иКонец тестан записывается логическая

"1" на все время теста и "0" (признак Конец теста ) с последним тест-словом.

1365134

Режим "Контроль" начинается командами Сброс1 и Пуск, поступающими из

ЦВМ по каналу 15 приема командной информации. Команда Сброс выполняется ана-,. логично режиму Загрузка" и устанавливает счетчик 4 адреса буферных накопителей в нулевое состояние. По команде "Пуск" на выходе дешифратора 14 возбуждается цепь 7 команды "Пуск" и 1р этот отрицательный импульс поступает в блок 34 контроля и в блок 2 управления. В формирователе 34 результатов контроля (фиг.4) сигнал "Пуск" устанавливает в "0" триггер 63 неисправ- 15 ности. В блоке 2 управления сигнал

"Пуск" через элемент И 47 устанавливает триггер 42 в единичное состояние, тем самым обеспечивая работу сдвигового регистра 4 1 аналогично ре- 20 жиму "Загрузка". На выходе элемента

И-НЕ 50 формируется сигнал, который по цепи 10 сигнала "Прием в буферный регистр поступает на входы триггера

25 буферного накопителя режима обра- 25 щения, триггера 24 буферного накопителя признака "Конец теста", регистра

26 буферного накопителя информации адреса обращения и регистра 27 буферного накопителя числовой информации. 30

Этим сигналом содержимое буферных накопителей 16-19 по нулевому адресу, установленному в счетчике 4 адреса буферных накопителей, переписывается в буферные триггеры и регистры 24-27.

В режиме "Контроль" в блоке 2 управления триггером 45 и элементом И 54 в цепи 11 "Запись в буфер" устанавливается высокий уровень, а в цепи 12

Выборка буфера — низкий уровень, 40 которые обеспечивают режим чтения буферных накопителей 16-19.

Сигнал по цепи 32 "Запуск" поступает на вход проверяемого иэделия 31 и обеспечивает его запуск в режимах

"Чтение" или "Запись" в зависимости от состояния триггера 25 буферного накопителя режима обращения, передаваемого по цепи 29 триггера буферного накопителя информации режима обращения.

В режиме Запись" в проверяемое изделие 31 записывается информация, поступающая из буферного накопителя

19 числовой информации по каналу 23 буферных накопителей адресной и числовой информации. Адрес обращения также поступает по каналу 23 буферных накопителей адресной и числовой информации из буферного накопителя 18 информации адреса обращения. Информация режима обращения по цепи 29 триггера буферного накопителя режима обращения поступает на вход блока 34 контроля и коммутатора 37. В формирователе 34 сигнал цепи 29 триггера буферного накопителя режима обращения блокирует в режиме "Запись" опрос результата контроля. В коммутаторе 37 сигнал цепи 29 триггера буферного наI копителя режима обращения при необходимости выдается в канал 39 выдачи информации. Следовательно, в режиме записи происходит только запись информации в прсверяемое изделие, а контроль блокируется. !

В режиме Чтение" (контроля) проверяемого изделия 31 по цепи 29 триггера буферного накопителя режима обращения признак "Чтение" поступает на вход проверяемого иэделия 31, на формирователь 34, разрешая опрос результата контроля, и на вход коммутатора 37 для выдачи признака контроля ЦВМ.

По поступлении сигнала "Запуск" на вход проверяемого изделия по цепи

32 "Запуск" информация, считанная по адресу, поступающему с накопителя 18 адреса обращения, по каналу 23 буферных накопителей адресной и числовой информации с проверяемого изделия по входному каналу 33 числа поступает на вход формирователя 34 (фиг.4) и сигналом цепи 3 "СИ1" записывается в регистр 60 числа. С выхода регистра

60 числа информация поступает на вход схемы 61 сравнения. Схема сравнения обеспечивает сравнение содержимого регистра числа с эталонной информацией, поступающей по каналу 30 регистров буферных накопителей адресной и числовой информации. Выход схемы сравнения стробируется импульсом, вью рабатываемым на выходе схемы И вЂ” НЕ 53 и поступающим по цепи 13 сигнала

"0 poc схемы сравнения". При обнаружении несовпадения считанной и эталонной информации сигнал неисправности отрицательной полярности с выхода элемента И-НЕ 62 по цепи

9 "Неисправность" поступает на вход элемента И-НЕ 51 блока 2 управления и затем на вход С триггера 43, перебрасывая его в единичное состояние и тем самым обеспечивая разрешающий

1365134 потенциал на входе элемента И-НЕ 49.

По поступлении на другой вход элемен- та И-НЕ 49 импульса "Конец цикла" с выхода сдвигающего регистра 41 через элементы И вЂ” НЕ 49 и И 52 происходит

5 сброс триггеров 42-46 и останов блоке

2 управления °

Кроме того, сигнал неисправности с выхода элемента И-HF. 62 поступает на вход триггера 63 неисправности, выход которого по цепи 35 "Триггера неисправное ги" через коммутатор 37 поступает н канал 39 выдачи информации. 15

При наличии неисправности ЦВМ по каналу 39 выдачи информации через коммутатор .37 осуществляет опрос регистров 26 буферных накопителей адреса обращения, числовой информации 27, 20 триггеров буферных накопителей признака "Конец теста" 24 и информации режима обращения 25, регистра 60 числа, триггера 63 неисправности, сигнала "Переполнение" счетчика 4 адреса 25 буферных накопителей для фиксации и дальнейшей обработки информации с целью диагностики неисправности.

В случае отсутствия неисправности сигнал "Конец цикла" с выхода Qq 30 сдвигающего регистра 41 поступит на вход С триггера 44, перебросит его в нулевое состояние, подготавливая устройство к следующему рабочему циклу.

Во время каждого цикла, как отмечено

ll II

35 в режиме Загрузка, содержимое счетчика 4 адреса буферных накопителей увеличивается на единицу. Контроль продолжается до тех пор, пока не произойдет чтение по всем адресам буфер-.40 ных накопителей 16-19. При достижении последнего адреса счетчика 4 адреса буферных накопителей вырабатывается сигнал "Переполнение" отрицательной полярности, который по цепи 38 "IIepe- 4 полнение" счетчика адреса буферных накопителей поступает на вход элемента И-НЕ 51 блока 2 управления и устанавливает триггер 43 в единичное состояние. Сигнал Конец цикла" с выхода

Q4 сдвигающего регистра 41 устанавливает блок 2 управления в исходное состояние.

Кроме того, сигнал по цепи 38 "Переполнение" поступает через коммута55 тор 37 и канал 39 выдачи информации в ЦВМ для организации ввода очередной партии тестовой информации. На этом один цикл контроля проверяемого изделия на рабочей частоте заканчивается.

Количество и содержимое циклов определяется алгоритмами тестов, заложенных в основу работы контролирующей системы.

Работа устройства продолжается до тех пор, пока на выходе буферного накопителя 16 признака "Конец теста"

1 не появится сигнал Конец теста" отрицательной полярности, который по цепи 8 буферного накопителя признака

"Конец теста" через триггер 24 буферного накопителя "Конец теста" и цепи

28 триггера буферного накопителя признака "Конец теста", коммутатора 37 и канала 39 выдачи информации выдается в ЦВМ. Кроме того, информация о конце теста по цепи 28 триггера буферного накопителя признака "Конец теста" поступает на вход элемента

И-НЕ 51 блока 2 управления и приводит его в исходное состояние.

Формула и s о б р е т е н и я

Устройство для тестового контроля блоков памяти, содержащее генератор, выход которого подключен к синхровходу блока управления, вход пуска которого соединен с первым выходом дешифратора, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в устройство введены буферный накопитель, регистр, счетчик адреса, формирователь результатов контроля и коммутатор, причем второй вь ход дешифратора соединен с входом признака загрузки блока управления, третий выход дешифратора подключен к входу сброса блока управления и счетчика адреса, счетный вход которого соединен с первым синхровыходом блока управления и с синхровходом формирователя результатов контроля, вход пуска которого подключен к первому выходу дешифратора, входы которого являются входами команды устройства и соединены с управляющими входами коммутатора, выходы которого являются выходами результата контроля устройства, а информационные входы первой группы подключены к разрядным выходам формирователя результатов контроля, первый и второй входы разрешения которого соединены соответственно с вторым синхровыходом блока управления и с вторым выходом регистра, являющимся выходом записи-считывания устройстйа, первый выход регистра под1365134 ключен к входу признака окончания контроля блока управления, выходы записи и выборки которого соединены с одноименными входами буферного нако5 пителя, информационные входы которого являются входами данных устройства, адресные входы подключены к информационным выходам счетчика адреса, а выходы буферного накопителя соединены с информационными входами реги— стра, синхровход которого соединен с третьим синхровыходом блока управления, выход запуска памяти которого является одноименным выходом устройства, а вход признака ошибки подключен к первому одноименному выходу формирователя результатов контроля, информационные входы первой группы которого являются информационными вхо-2р дами устройства, информационные входы второй группы формирователя результатов контроля соединены с выходами информационной группы регистра и с информационными входами второй группы коммутатора, информационные входы третьей группы которого подключены к выходам адресной группы регистра, информационные входы четвертой группы коммутатора соединены с первым и вторым выходами регистра, вторым выходом признака ошибки формирователя результатов контроля, с выходом переполнения счетчика адреса и с одноименным входом блока управления, выходы адресной и информационной групп буферного накопителя являются адресными и информационными выходами устройства соответственно.

1365134

1365134

28 гУ

3Õ

Фиг 5

Составитель О.Исаев

Техред М.Ходанич Корректор М.Демчик

Редактор Н.Егорова

Заказ Ь641/45

Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4