Устройство контроля состояния объектов

Устройство контроля состояния объектов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области автоматики и вычислительной техники и предназначено для автоматизации контроля состояния сложных пневмогидравлических систем энергетических установок. Цель изобретения - повьшение надежности и быстродействия устройства. Устройство содержит генератор импульсов 2, блок 3 управления, блок памяти 4, коммутатор 5, аналого-цифровой преобразователь 6, дешифратор 7, вычислители 8, 9,10, блок суммирования 11, блок сравнения 12, блок индикации 13. Цель достигается за счет уменьшения поля допуска измеряемых параметров. 12 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1366993 А1

I5g 4 G 05 В 23/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3984964/24-24 (22) 02.12.85 (46) 15.01 ° 88. Бюл. Р 2 (72) А.С.Васин, Э.В.Венгерский, Ю.С.Михайлов, А.И.Чучеров, А.С.Харитонов и С ° H.Шилкин (53) 621.396(088.8) (56) Авторское свидетельство СССР

У 607190 ° кл. G 05 В 23/02, 1975. (54) УСТРОЙСТВО KOHTPOJDI СОСТОЯНИЯ

ОБЪЕКТОВ (57) Изобретение относится к области автоматики и вычислительной техники и предназначено для автоматизации контроля состояния сложных пневмогидравлических систем энергетических установок. Цель изобретения — повышение надежности и быстродействия устройства. Устройство содержит генератор импульсов 2, блок

3 управления, блок памяти 4, коммутатор 5, аналого-цифровой преобразователь 6, дешифратор 7, вычислители

8, 9,,10, блок суммирования 11, блок сравнения )2, блок индикации 13.

Цель достигается за счет уменьшения поля допуска измеряемых параметров.

12 ил.

1366993

Изобретение относится к автоматике и вычислительной технике и предназначено для автоматизации контроля состояния сложных пневмогидравличес5 ких систем энергетических установок.

Цель изобретения — повышение надежности и быстродействия устройства.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 — функциональная схема генератора импульсов; на фиг. 3 — функциональная схема блока управления; на фиг. 4 — функциональная схема блока памяти; на фиг. 5 функциональная схема коммутатора; на фиг.6 — функциональная схема аналогоцифрового преобразователя; на фиг.7— функциональная схема дешифратора; на фиг. 8 — функциональная схема второго вычислителя; на фиг. 9 — 2p функциональная схема первого вычислителя; на фиг. 10 — функциональная схема третьего вычислителя; на фиг. 11 — функциональная схема блока суммирования; на фиг. 12 — функцио- 25 нальная схема блока сравнения.

На объекте 1 установлена система датчиков параметров и предлагаемое устройство, содержащее генератор 2 импульсов, блок 3 управления, блок 4 . памяти, коммутатор 5, аналого-цифровой преобразователь 6, дешифратор 7, второй 8, первый 9 и третий 10 вычислители, блок 11 суммирования, блок

12 сравнения и блок 13 индикации.

Генератор 2. импульсов состоит из

35 задающего генератора i4, делителя

15, элемента И 16,триггера 17, элемента И 18, счетчика 19, элемента И

20, триггера 21, элементов И 22, и 40

22, тумблера 23, а также элементов

НЕ 24 и 25.

Блок 3 управления образуют элемент

НЕ 26, элемент И 27, триггер 28, счетчик 29, элемент ИЛИ 30, дешифра- 45 тор 31, элемент И 32, элемент KIN

33, элемент И 34, триггер 35, элемент

И 36, триггер 37, регистр 38, элемент И 39, элемент ИЛИ-НЕ 40 и элемент ИЛИ 41.

Блок 4 памяти содержит элементы

И 42 и 43, триггер 44, элемент И

45, триггер 46, элементы И 47-49, регистр 50,элемент 51 оперативной памяти, элементы ИЛИ-НЕ 52 и 53, дешиф- 55 ратор 54, элемент НЕ 55 и элемент

ИЛИ 56, Коммутатор 5 состоит из дешифратора 57 и ключей 58-60.

Аналого-цифровой преобразователь

6 включает в себя усилитель 61, таймер 62, элемент И 63, счетчик 64, регистр 65, элементы И 66 и 67, триггер 68, элемент HE 69, элемент

И 70, триггер 71, элемент И 72 и элемент НЕ 73.

Дешифратор 7 имеет в своем составе элемент 74 дешифрации, элемент

ИЛИ 75, регистр 76, элемент ИЛИ 77, регистр 78, элементы И 79-81, элемент ИЛИ 82, триггер 83, элементы И

84 и 85, триггеры 86 и 87, элементы

НЕ 88-90 и элемент И 91.

Второй вычислитель 8 содержит регистры 92 и 93, сумматор 94, регистр 95, элемент И 96, элемент ИЛИ

97, триггер 98, элемент И 99, триггер 100, элемент И 101, триггер !02, элемент И 103, элементы ИЛИ-НЕ 104106 и триггер 107.

Первый вычислитель 9 содержит элемент ИЛИ 108, элемент И 109, элемент

ИЛИ 110, триггер 111, элемент И 112, элемент ИЛИ 113, триггер 114, элемент

И 1)5, триггер 116, элемент ИЛИ-НЕ

117, элемент И 118, триггер 119, элементы И 120 и 121, элемент ИЛИ-НЕ 122, дешифратор 123, элемент ИЛИ-НЕ 124, элементы И 125 и !26, региатр 127, счетчик 128, элемент И 129, элемент

И-НЕ 130, элемент НЕ 131 и элемент

И 132.

Третий вычислитель 10 образуют сдвиговые регистры 133 и 134, элемент И 135, триггер 136, элемент И

137, триггер 138, элементы И 139 и

140, элемент ИЛИ 141, триггер 142, элемент И 143, элемент ИЛИ 144, триггер 145, элемент И 146, триггер 147, счетчик 148, дешифратор 149, элемент

И 150, элемент ИЛИ-НЕ 151, элементы

И 152 и 153, элементы ИЛИ-НЕ 154 и

155, сумматор 156, регистр 157, элемент И 158 триггер 159, регистр 160, элемент Ы 161 и элементы ИЛИ-НЕ

162 и 163.

Блок 11 суммирования содержит элемент И 164, триггер 165, элемент

И 166, триггер 167, элемент И 168, триггер 169, регистр 170-172, сумматор 173, элементы И 174, 175, элемент ИЛИ-НЕ 176, элемент И !77, триггер 178, элемент И 179, триггер 180, элемент И 181, триггер 182, элемент

И 183, элементы ИЛИ-НЕ 184„ и 184, элементы И 185 и 186, триггер 187, элементы ИЛИ-НЕ 188 и 189,счетчик

1366993

190, дешифратор 191, элемент И 192, элемент ИЛИ-НЕ 193, элементы И 194 и 195,. элемент ИЛИ-HE 196 и элементы И 197-200.

Блок 12 сравнения имеет элемент

201 оперативной памяти, элемент ИНЕ 202, регистры 203 и 204, сумматор

205, элемент ИЛИ-НЕ 206, элемент И

207, сумматор 208, элемент ИЛИ-НЕ

209, элементы И 210-212, триггер 213, 10 элемент И 214, триггер 215, элемент

И 216, элементы ИЛИ-НЕ 217 и 218, элемент И 219, триггер 220 и элементы

ИЛИ-НЕ 221 и 222 °

Устройство работает следующим об- 16 разом.

Первоначально в блок памяти 4 заносятся следующие коды:

А„ — код адреса датчика, измеряющего внешний пара- 2р метр Х;щ„, A> — код адреса датчика, измеряющего внутренний параметр У„„,„;

Х --код номинального значения 25 внешнего параметра; — код производной номинального значения внешнего параметра;

У; — код максимального значе- Эп пр,макс ния внутреннего приведенного параметра;

У; — код минимального значе пр. мин ния внутреннего приведенного параметра.

Х, ком

Работа начинается с поступления импульса измерительной частоты из генератора 2 импульсов в коммутатор 5 и аналого-цифровой преобразователь

6, разрешая их работу, и в блок 3 .40 управления, в котором вырабатывается адрес и управляющий сигнал, которые выдаются в блок 4 памяти.

По поступившему адресу А, из блока 3 управления блок 4 памяти выдает 45 код адреса датчика А„ в дешифратор

7, коммутатор 5 и вычислитель 8 и управляющий сигнал в аналого-цифровой преобразователь 6. Коммутатор 5 подключает датчик параметра Х „ к вхо- 80 ду преобразователя 6, и начинается измерение параметра Х,.

По окончании измерительного импульса преобразователь 6 выдает код измеренного параметра и управляющий сигнал "Конец преобразования" в дешифратор 7. Из дешифратора 7 код измеренного параметра и управляющий . сигнал поступают в вычислитель 8 ° в котором определяется величина изменения внешнего параметра

ДХ1 Х1к м Х1 а

Вычисленное изменение и управляющий сигнал "Конец вычисления" передаются в вычислитель. 9, в котором запоминается значение л Х „ и формируется управляющий сигнал "Конец вычисления", который далее подается в блок 3 управления, вырабатывающий следующий адрес внешнего измеряемого параметра А и управляющий сигнал, котобые вновь поступают в укаэанные блоки, и процесс повторяется. Это происходит до вычисления последнего изменения внешнего параметра Х;, после чего блок 4 памяти формирует код адреса датчика А„ .в коммутатор 5 и

У1 дешифратор 7, код производной Х „

"1

ssmecsmT&m, 10, ж У„„,„У,„ в блок 11 суммирования, уйравляющий сигнал - в преобразователь 6.

Из преобразователя 6 код измеренного значения внутреннего параметра

y1и, и управляющий сигнал 1 Конец BbIчисления" подаются в дешифратор 7.

Теперь код У,„,„ из дешифратора 7 подается уже в блок 11 суммирования, а управляющий сигнал — в вычислитель 9, из которого изменение первого внешнего параметра л Х, подается в вычислитель 10, а поправка - в младшие разряды кода адреса датчика на формирование адреса ячейки, в которой хранится код производной Х вЂ” в блок 4 7 памяти.

Из блока памяти 4 значение производной Х, и управляющий сигнал подаются в вычислитель 10, где выполняется операция d X Х „ и вырабатывается управляющий сигнал.

Из вычислителя 10 код значения указанного произведения и управляющий сигнал "Конец вычисления" подаются в блок ll суммирования. Производится операция и вырабатывается управляющий сигнал

"Конец вычисления", который подается в вычислитель 9.

Из вычислителя 9 выдается код значения йХ в вычислитель 10, поправка и управляющий сигнал — в блок

3 управления.

Описанный процесс повторяется для всех значений dX; после чего в блоке

11 суммирования выполняется операция:

1366993

Триггер 17 изменяет выходной потенциал на выходе элемента 22 на нулег ! вой (так формируется измерительный

5 импульс) и разрешает прохождение тактовых импульсов через элемент 22„ на выход блока. Эти импульсы используются для управления блоками устройства. После прохождения серии тактовых импульсов через счетчик 19 опять появляется импульс переполнения, который переводит триггер 17 в "0". Снова начнется процесс генерации измерительногб импульса и т.д, Блок 3 управления работает следующим образом.

Измерительный импульс поступает на вход блока через элемент 26 типа

ИЛИ-HF., запрещает прохождение тактовых импульсов через элемент 27 типа

4И на входы триггера 28 и счетчика

29, через элемент 39 типа 2ИЛИ-НЕ удерживает триггер 28 в состоянии

"0". После окончания измерительного

25 импульса первый импульс тактовой частоты проходит через элемент 27 на вход триггера 28 и переводит его в

"1", проходит на вход счетчика 29 и изменяет его состояние на единицу, 30 через элемент 40 типа 2ИЛИ-НЕ сбрасывает триггеры 35 и 37 и регистр 38 в "0". Триггер 28 запрещает прохождение импульсов через элемент 27, разрешает прохождение,через элемент

34 типа ЗИ, разрешает запись в регистр 38 ° Второй импульс через элемент 34 переводит триггер 35 в "1", разрешая прохождение импульсов через элемент 36 тйпа ЗИ и запрещая прохождение импульсов через элемент 34, 40 и записывает информацию с выхода счетчика 29 в регистр 38. Код на выходе регистра 38 является адресом ячейки памяти в блоке 4. Третий импульс поступит на вход триггера 37 и через элемент 39 типа 2И на выход блока.

Триггер 37 запрещает прохождение импульсов через элемент 36. Когда код счетчика 29 соответствует количеству внешних измеренных параметров, дешифратор 31 через элемент 32 типа 2И разрешает прохождение импульса с выхода элемента 38 в блок хранения вычисленных изменений внешних параметров 9.

55 Блок 4 памяти работает следующим образом.

c„

У BF У1 flp At&kC

У пр > Уг и р, мин

Если условия выполняются, то в блоке 12 сравнения вырабатывается управляющий сигнал "Конец сравнения", который подается в блок формирования адреса, и описанный процесс приведения У,„ повторяется для У и г изм т.д. для всех У,„,.

Если же указанные условия не выполняются для какого-то внутреннего

2 параметра, то управляющий сигнал блока 12 сравнения поступает в блок

13 индикации, в котором вырабатывается сигнал останова работы устройства и индицируется название неисправного узла. Сигнал останова подается на генератор 2 импульсов, который прекращает свою работу, в результате прекращается работа всего устройства.

Генератор 2 импульсов работает следующим образом.

Импульсы с выхода элемента 14 поступают на вход счетчика 15, который понижает частоту импульсов до эначеt ния тактовой частоты. При нажатии тумблера (Т) 23 через элемент 24.типа ИЛИ-НЕ снимается отрицательный потенциал, удерживающий в нулевом ! состоянии триггеры 17 и 21 и счетчик 19 и запрещающий прохощфение импульcoâ через элементы 22„ и 22г типа

4И на выход блока.

Первый импульс тактовой частоты с восхода делителя 15 через элемент 20

n-;.па ЗИ поступает на вход триггера

21 и переводит его в единичное состояние. Триггер 21 разрешает прохождение импульсов через элементы 22„ и 22 на выход блока и через элемент

18 типа ЗИ на вход счетчика 19. Начиная с этого момента импульсы тактовой частоты начинают поступать на вход счетчика 19, а на выходе элемента 22 появляется единичный потен1 циал. После прохождения через счетчик 19 некоторого количества тактовых импульсов появляется импульс переполнения, который через элемент 16 типа 2И переводит триггер 17 в "1".

=у,„-Fax,, ° x,.

Приведенное значение У,„ и управляющий сигнал "Конец вычисления" подаются в блок 12 сравнения, в котором производится операция сравнения:

С входа блока управляющий импульс поступает через элемент 56 типа 2ИЛИ разрешает прохождение импульсов частоты генератора через элемент 63 на вход сче чика 64, запрещает прохождение управляющих кмгульсон через элемент 66 и выдает разрешение на входы элемента 70 типа 5И и элемента

72 типа ЗИ.

После окончания измерительного импульса прохождение импульсов через элемент 69 на нход счетчика 64 прекращается. Элемент 69 разрешает прохождение тактовых импульсов через элемент 70. Первый же импульс через элемент 70 записывает выходной код

15 счетчика 64 в регистр 65 по входу С

I| tI и переводит триггер 71 в 1 . Тригrep 71 запрещает прохождение импульсов через элемент 70 и разрешает их прохождение через элемент 72. Второй тактовый импульс через элемент 72 проходит на выход блока (упрянляющий импульс) и через элемент 67 на нход триггера 68. Триггер 68 переходит в

"0" и запрещает прохождение тактоных импульсов через элемент 72, На этом работа блока заканчивается до прихода следующего измерительного импуль( са.

Дешифратор 7 работает следующим образом.

Код измеренного сигналя поступает на информационные входы выходных регистров 71 и 78. На информационный вход дешифратора 74 поступает код

З5 датчика. При поступлении кодов ядресон датчиков внешних параметров дешифратор 74 разрешает через элемент

75 типа ИЛИ по входу V зались входной информации н регистр 76, а для

40 остальных кодов адресов датчиков через элемент 74 типа ИЛИ вЂ” в регистр

78. Управляющий импульс через элемент 90 типа 2ИЛИ-НЕ сбрасывает регистры 76 и 78 и триггер 87 н

45 "0" и через элемент 81 типа 2И и элемент 82 типа 2ИЛИ переводит триггер

83 в "1". Триггер 83 запрещает прохождение управляющих импульсов через элемент 81 и разрешает прохождение

5p TBKToBbIx импульсов через элемент 84, типа ЗИ. Первый тактовый импульс через элемент 84 записывает входную информацию в регистр 76 или 78,(в зависимости от состояния дешифратора

55 74) и через элемент 85 типа 2ИЛИ переводит триггер 86 в "1". Триггер

86 запрещает прохождение импульсов, через элемент 84 и разрешает их прохождение через элемент 91 типа ЗИ.

7 1366993 через элемент 42 типа 2И и через элемент 43 типа 2ИЛИ на вход триггера 44 и переводит его в "1". Одновременно через элемент 53 типа 2ИЛИ-НЕ сбрасывает триггер 46 в "0". Триггер 44 разрешает запись входной информации по входу V в регистр 50 и прохождение тактовых импульсов через элемент

45 типа ЗИ.

Импульс тактовой частоты поступает через элемент 45 на вход триггера

46 и переводит его в "1", записывает входную информацию (адрес ячейки, где хранятся данные) в регистр 50 по входу С..Триггер 46 разрешает прохождение тактовых импульсов через элемент 48 типа ЗИ, запрещает их прохождение через элемент 45 и разрешает считывание информации на выход блока.

Третий импульс тактовой частоты .проходит через элемент 48 на выход блока и перенодит триггер 44 в состояние "О", которое запрещает прохождение импульсов тактовой частоты через элемент 48.

Коммутатор 5 работает следующим образом.

Датчики объекта 1 своими выходами подключены к первым входам ключей

58-60, вторыми входами подключенных к выходам дешифратора 57.

На информационный вход дешифратора 57 подается код адреса того или иного датчика 1 ° С приходом импульса измерительной частоты на разрешающий вход дешифратор 57 подключает черes соотнетствующий ключ 58-60 датчик 1 на выход блока.

Аналого-цифровой преобразователь

6 (фиг. 6) работает следующим образом.

Генератор частоты, управляемый входным напряжением, выполнен по известной схеме на операционном усилителе 61 и таймере 62.

Выходная частота подается на элемент 63 типа ЗИ, управляющее напряжение — на неинвертирующий вход операционного усилителя 61.

С приходом измерительного импульса на входы элемента 63, элемента 66 типа ЗИ и элемента 69. типа ИЛИ-НЕ, триггер 71 сбрасывается в "0".

Управляющий импульс, поступивший на вход блока 6 через элемент 66 сбрасывает в "0" счетчик 64 и регистр

65 и через элемент 67 типа 2ИЛИ переводит триггер 68 в "1". Триггер 68

1366993

Второй импульс через элемент 91 и элемент 79 типа 2И или элемент 80 типа 2И (в зависимости от состояния дешифратора 74) проходит на выход блока (управляющий импульс) и одновременно переводит триггер 87 в "1", а триггеры 83 и 86 через элементы 82 и 85 — в "0". Триггер 87 запрещает прохождение тактовых имгульсов через. элемент 91. На этом работа блока заканчивается до прихода очередного управляющего импульса на вход блока.

Второй вычислитель 8 работает следующим образом.

Код измеренного-значения внешнего параметра подается на информационный вход регистра 93, а его номинальное значение — на вход регистра 92. Управляющий импульс через элемент 96 типа 2И, через элемент 105 типа 2И-НЕ сбрасывает в "0" триггеры 101, 102 и

107 и регистр 95, через элемент 97 типа 2ИЛИ переводит триггер 98 в

"1". Триггер 98 разрешает по входу

V запись информации в регистры 92 и

93 и прохождение тактовых импульсов через элемент 99 типа ЗИ и запрещает прохождение управляющих импульсов через элемент 96. Первый тактовый импульс через элемент .99 записывает по входу С информацию в регистры 92 и

93 и переводит триггер 100 в "1".

Триггер 100 разрешает по входу V saпись в регистр 95 информации с выхода сумматора 94 и прохождение тактовых импульсов через элемент 101 типа „ЗИ и запрещает прохождение через элемент 99. Второй тактовый импульс через элемент 101 по входу С записывает информацию с выхода сумматора 94

40 в регистр 95 и переводит триггер 102 в "1", Триггер 102 запрещает прохождение тактовых импульсов через элемент 101 и разрешает их прохождение через элемент 103 типа ЗИ. Третий импульс через элемент 103 проходит на выход блока (управляющий импульс) через элемент 106 типа 2ИЛИ-НЕ, сбрасывает регистры 92 и 93 в "0", через элемент 97 переводит триггер

98 в "0" и переводит триггер 107 в

"1". Триггер 107 запрещает прохождение импульсов через элемент 103. На этом работа блока прекращается до прихода íà его вход следующего управляющего импульса.

Первый вычислитель 9 работает следующим образом.

Управляющий импульс, поступающий с входа блока, через элемент 108 типа

ЗИЛИ и элемент 117 типа 2ИЛИ-НЕ сбрасывает в "0" триггеры 114 и 116, через элемент 109 типа 2И изменяет состояние счетчика 128 на единицу, а через элемент 110 типа 2ИЛИ переводит триггер 111 в "l". Выходной код счетчика 128 определяет адрес ячейки регистра (ЗУ) 127, в который записывается входная информация 4 Х с входа блока. Тригrep 111 запрещает дальнейшее прохождение управляющих импульсов через элемент 109 и разрешает их прохождение через элемент 112 типа ЗИ. Первый тактовый импульс через элемент 112, элемент 129 по входу

V записывает входную информацию в ЗУ

127, а через элемент 112 типа 2ИЛИ переводит триггер 114 в "1".Триггер

114 запрещает прохождение импульсов через элемент 112 и разрешает их прохождение через элемент 115 типа

ЗИ. Второй тактовый импульс через элемент 115 поступает на вход триггера 116 и через элемент 132 типа 2И на выход блока (управляющий импульс) и переводит триггеры ill и 114 через элементы 110 и 1-12 в "0". Триггер 116 переходит в "1", запрещает прохождение импульсов через элемент 115 и выдает разрешение в элементы 130 и 120.

Описанный процесс повторяется до записи в ЗУ 127 всех значений изменений внешних параметров 4Х;, Тогда дешифратор 123 выходного кода счетчика

128 разрешает прохождение тактового импульса с выхода элемента 115 также на вход триггера 119 через элемент

118, типа ЗИ. Триггер 119 переходит в 1, запрещает прохождение импульсов через элемент 118, разрешает их прохождение через элемент 126 типа 2И, выдает разрешение в элемент 130 и элемент 125 типа 2Н. Единичные потенциалы с выхода триггера 116 и дешифратора 125 через элемент 121 и элемент 122 типа 2ИЛИ-НЕ сбрасывают счетчик 128 в "0". Теперь управляющие импульсы поступают с входа блока, когда меняется адрес датчика внутреннего параметра, или с входа, когда в блоке сумматора производится очередная операция суммирования. При этом информация считывается из ЗУ

127, а управляющий импульс проходит на выход блока через элемент 126.

Выходной код счетчика 128 (поправка в младшие разряды адреса ячейки ЗУ

11 1366

127 блока хранения данных) через элемент 120 типа 2И выдается на выход блока. После окончания измерения всех внутренних параметров с входа блока поступает управляющий импульс из блока формирования адреса. Этот импульс через элемент 124 типа 2ИЛИНЕ сбрасывает триггер 119 в "0", после чего блок готов к новому циклу измерений.

Третий вычислитель 10 работает следующим образом.

Импульс управления через элемент

135 типа 2И и через элемент 154 типа

2ИЛИ-НЕ сбрасывает в "0" регистры !

133, 134 и 160, триггеры 138, 142, 145, 147 и 159, счетчик 148 и через элемент 162 регистр 157. Одновременно триггер 136 переводится в "1".

Триггер 136 запрещает прохождение управляющих импульсов через элемент

135 и разрешает их прохождение через элементы 137 типа ЗИ. Импульс тактовой частоты через элемент 137 записывает по входу С, информацию д Х . в

1 регистр 133 и информацию Х; в регистр

134, переводит триггер 138 в "1".

Триггер 138 разрешает сдвиг по входу

Ч информации в регистре 134 прохождение второго тактового импульса через элемент 139 типа 4И, и запрещает

его прохождение через элемент 137.

Второй импульс через элемент 139 сдвигает информацию в регистре 134 в сторону старшего разряда. Если после 35 сдвига в старшем разряде окажется . опять "0", то поступает следующий импульс и т.д. до тех пор, пока в старшем разряде не окажется "1". Тогда элемент 155 типа ИЛИ-НЕ запрещает- 40 прохождение тактовых импульсов через элемент 139, а "1" в старшем разряде регистра 134 разрешает его прохождение через элемент 140 типа

ЗИ. При этом каждый импульс сдвига 45 поступает на вход счетчика 148. Импульс тактовой частоты через элемент

140 записывает по входу С в регистр

157 информацию из сумматора 156, т.е ° значение регистра 133, через элемент 50

158 типа 2И переводит триггер 189 в

"1", а через элемент 141 типа 2ИЛИтриггер 142 в "1". Триггер 159 разрешает по входу Ч сдвиг информации в регистре 133 и запрещает прохождение 55 импульсов через элемент 158. Триггер ,142 разрешает запись по входу U информации из регистра 157 в регистр

160, прохождение импульсов через

993 )2 элемент 143 типа ЗИ и запрещает их прохождение через элемент 139, а также запрещает запись информации в регистр 157. Тактовый импульс через элемент 143 записывает по входу С информацию из регистра !57 в регистр

160 и через элемент 144 типа 2ИЛИ переводит триггер 145 в "1". Триггер

145 запрещает прохождение импульсов через элемент 143, разрешает их прохождение через элемент !46 типа ЗИ и выдает разрешение в элемент 161 типа ЗИ. Импульс тактовой частоты через элемент 146 переводит триггер

147 в "1", через элемент 150 типа

2И и элемент 141 переводит триггер !

42 в "0", через элемент 162 сбрасывает регистр 157 в "0", через элемент 144 переводит триггер 145 в

"0" и через элемент 153 сдвигает на один разряд информацию в регистрах

133 и 134. Триггер 147 запрещает прохождение импульсов через элемент 146.

Так как триггер 142 снял запрет на прохождение импульсов через элемент

139, то, если в,старшем разряде регйстра 134 оказывается "0", импульсы начинают проходить через элемент

139 и описанный про .;есс повторяется, Если вместо "0" появляется "!", то импульс проходит через элемент 140 и описанный процесс повторяется. Это происходи-: до тех пор, пока код счетчика сдвигов 148 не оказывается равным количеству разрядов, регистра

134. Тогда дешифратор 149 выдает разрешение на прохождение импульсов с выхода элемента 146 через элемент

152 типа 2И на выход блока {управляющий импульс), одновременно разрешается вывод инфорМациис выхода регистра 157 через элемент 161 на выход блока. Импульс с выхода элемента 152 через элемент 163 типа 2ИЛИ-НЕ сбрасывает триггер 136 в "0 ", На этом работа блока заканчивается до прихода следующего управляющего импульса.

Блок 11 суммирования работает следующим образом.

Управляющий импульс из дешифратора через элемент 164 типа 2И и элемент 188 типа 2ИЛИ-НЕ сбрасывает счетчик 190 в "0", через элемент 189 типа 2ИЛИ-НЕ - триггер 187 в "0" ° через элемент !75 сбрасывает регистр

170 в "0", а также переводит триггер

165 в "1". Триггер 165 запрещает прохождение управляющих импульсов через элемент 164, разрешает по входу U

6993

ЗИ на вход триггера 187. Триггер 187 переходит в "1" и разрешает выдачу информации через элемент 179 типа

2И с выхода регистра 170. Импульс с выхода элемента 185 сбрасывает в

"0" триггеры 165 и 167. На этом работа блока заканчивается до прихода следующего управляющего импульса на

15 вход блока (запись очередного измерительного сигнала У„„,„) .

Блок 12 сравнения работает следующим образом.

По управляющему импульсу из бло20 ка дешифратора в регистры 201 и 203 записывается информация из блока хранения данных. Управляющий импульс с входа блока через элемент 212 типа 2И переводит триггер 213 в "1", через элемент 221 типа 2ИЛИ-НЕ сбра25

31 11 сывает в 0 регистр 204 и триггеры

2 1 5 и 2 20 . Триггер 2 1 3 запрещает прохождение импульсов через элемент 2 1 2 . и разрешает их прохождение через элемент 2 1 4 типа ЗИ, а также разрешает запись информации по входу V в регистр 204 . Первый тактовый импульс через элемент 2 1 4 записывает по входу С информацию из блока сумма тора в регистр 204 и переводит

40

13 136 запись информации в регистры 170

172, разрешает прохождение импульсов через элемент 166 типа ЗИ, вьщает разрешение в элемент 168 типа 4И . и элемент 192 типа ЗИ. Тактовый импульс через элемент 166, элемент 194 типа 2И и элемент 199 по входу С записывает информацию в регистр 171, поступающую через элементы 192, 174 и 200 на выход блока, поступает на вход триггера 167 и переводит его в

"1", Триггер 167 запрещает прохождение импульсов через элемент 166, разрешает их прохождение через элемент

168, вьщает разрешение в элементы

195 и,197 типа 2И.

Управляющий импульс из блока подготовки данных через элемент 176 типа 2ИЛИ-НЕ сбрасывает триггеры 178, 180 и 182 в "0", через элемент 168 переводит триггер 169 в "1", по входу

С записывает информацию в регистр

172, через элемент 189 типа 2ИЛИ-НЕ сбрасывает в "0" триггер. 187, через элемент 175 типа ЗИЛИ-НŠ— в "0" регистр 170.

Триггер 169 разрешает прохождение импульсов через элемент 177 типа ЗИ.

Тактовый импульс через элемент 177 переводит триггер 178 в "1", по входу С записывает информацию с выхода сумматора 173 в регистр 170,изменяет состояние счетчика 190 на единицу.

Триггер 178 запрещает прохождение импульсов через элемент 177 и разрешает их прохождение через элемент

179 типа ЗИ. Тактовый импульс через элемент 179 переводит триггер 180 в

"1", через элемент 193 сбрасывает в

"0" регистры 170 и 171. Триггер 180 запрещает прохождение импульсов через элемент 179 и разрешает их прохождение через элемент 181 типа 4И.

Тактовый импульс через элементы 181, 183 (типа 2И) и 200 проходит на выход блока (управляющий импульс), через элементы 195 (типа 2И) и 199 (типа 2ИЛИ) по входу С записывает информацию с выхода регистра 170 в регистр 171, через элемент 196 типа

2ИЛИ сбрасывает в "0" триггер 169.

Следующий импульс с входа блока сбрасывает в "0" триггеры 178, 180 и 182 и через элемент 168 начинает описанный цикл. Это происходит до тех пор, пока на выходе счетчика 190 не окажется код, соответствующий числу внешних параметров. Тогда дешифратор

191 запрещает прохождение импульса

14 с выхода элемента 181 через элементы

183 и 200 на выход блока, но разрешает их прохождение через элемент 185 типа 2И на выход блока (управляющий импульс) и через элемент 186 типа триггер 2 1 5 в " 1 " . Триггер 2 1 5 saпрещает прохождение импульсов через элемент 2 1 4, разрешает их прохождение через элемент 2 1 9 типа ЗИ вьщает разрешение в элементы 20 7 и 2 1 0 типа 5И и в элемент 216 типа 4И.

В сумматорах 205 и 208 сравнивается приведенное значение измеренного параметра соответственно с .минималь45 но и максимально допустимыми значениями измеряемого параметра. Если при" веденное значение измеренного параметра находится за пределами верхнего или нижнего допуска, тЬ в знако50 вом разряде сумматора 205 (или 208) появляется разрешающий потенциал, который подается в элемент 207 (или

210). Поэтому импульс тактовой частоты проходит через элемент 207 или

55 210 на выход блока (управляющий импульс) для останова всего устройства, Если приведенное значение измеренного параметра находится в допуске, то элементы 217 и 218 типа ИЛИ-HF, вьща1366993

16 ют разрешения в элемент 216 типа 4И, через который проходит тактовый импульс на выход блока (управляющий импульс) для продолжения работы устройства.

Формула изобретения

Устройство контроля состояния

10 объектов, содержащее коммутатор, первые информационные входы которого являются информационными входами устройства, а выход подключен к информационному входу аналого-цифрового пре- 15 образователя, первый вычислитель, блок сравнения, подключенный первым выходом к первому информационному входу блока индикации, блок управления, соединенный первым и вторым выходами соответственно с первым информационным и первым управляющим входами блока памяти, а третьим выходом — с первым управляющим входом первого вычислителя, о т л и ч а - 25 ю щ е е с я тем, что, с целью повышения надежности и быстродействия устройства, в него введены второй и третий вычислители, блок суммирования, дешифратор и генератор импульсов 0 подключенный первым и вторым выходами соответственно к входам установки в начальное состояние и синхронизирующим входам аналого-цифрового преобразователя, блока управления, коммутатора, дешифратора, первого, второго и третьего вычислителей, блока индикации, блока сравнения, блока суммирования, блока памяти, а третьим выходом — к первому входу блока управления, управляющему входу коммутатора и первому управляющему входу аналого-цифрового преобразователя, связанного информационными выходами и выходом "Конец преобразования" с первыми и вторыми соответственно входа45 ми дешифратора, подключенного первым выходом к первому информационному входу блока суммирования, вторым выходом - к второму управляющему входу первого вычислителя, а третьими и четвертым выходами — соответственно к первым информационньл и управляющему входам второго вы»ислителя, соединенного вторыми информационными входами с первыми выходами блока памяти, а информационными выходами и выходом "Конец вычисления" - соответственно с информационными входами и третьим управляющим входам первого вычислителя подключенного первыми информационными выходами к вторым информационным входам блока памяти, а вторыми информационными выходами - к первым информационным входам третьего вычислителя, соединенного вторыми информационными входаьа» и управляющим входом соответственно с вторыми выходами и выходом "Считывание" блока памяти, а выходом "Конец вычисления" и информационньали выходами — соответственно с первым управляющим и вторыми информационными входаьж блока суммирования, подключенного вторым уп" равляющим входом к второму выходу дешифратора, управляющему входу блока индикации и первому управляющему входу блока сравнения, первым и вторым выходами "Конец вычисления" — соответственно к второму управляющему входу блока сравнения и четвертому управляющему входу первого вычислителя, а информационными выходами — к первым информационным входам блока сравнения, связанного выход6м "Конец сравнения" с вторым входом блока управления, а вторыми и третьими информационными входами — c третьими и четвертыми выходами блока памяти, подключенного пятыми информационными выходами к вторым информационным входам коммутатора, третьим входам дешифратора и вторым информационным входам блока индикации, управляющим выходом — к второму управляющему входу аналого-цифрового преобразователя, а вторым управляющим входом— к первому выходу "Конец вычисления" первого вычислителя, соединенного вторым выходом "Конец вычисления" с третьим входом управления, блокирующий вход генератора импульсов подключен к выходу блока индикации.

1366993

13бб993

1366993

3366993!

Зб6993

1Зб6993

1366993

1366993

1366993 дьекг

Закаэ 6838/47

Тираж 866 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Составитель Н. Горбунова

Редактор Л.Пчолинская Техред Л.Олийнык Корректор Л. Пилипенко