Устройство для контроля логических блоков

Устройство для контроля логических блоков

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и .может быть использовано для проверки и поиска неисправностей в сложных логических блоках ЭВМ. Целью изобретения является повышение достоверности контроля . С этой целью в устройство, содержащее эталонный блок, блок синхронизации , формирователь кодовых комбинаций , коммутатор и первый блок сравнения , введен второй блок сравнения, а формирователь кодовых комбинаций включает т-1 селекторов, (т-1)п-разрядных счетчиков, п-разрядный счетчик (т - количество групп контактов контролируемого блока, п - количество контактов в группе), коммутатор, группу из N элементов И (N - количество контактов контролируемого блока). 4 ил. о

„„SU„„1367015

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 G 06 F 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н Д ВТОРСКОМ .К СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3824996/24-24 (22) 18.12.84 (46) 15.01.88. Бюл. У 2 (72) В.И. Агошков, Г.А. Голышева и Ф.P. Кушнеров (53) 681.31(088.8) (56) Авторское свидетельство СССР

- 441532, кл. С 06 F ll/00, 1971.

Патент США У 3614608, кл. 324-73, 1974. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ (57) Изобретение относится к вычислительной технике и .может быть использовано для проверки и поиска неисправностей в сложных логических блоках ЭВМ. Целью изобретения является повышение достоверности контроля. С этой целью в устройство, содержащее эталонный блок, блок синхронизации, формирователь кодовых комбинаций, коммутатор и первый блок сравнения, введен второй блок сравнения, а формирователь кодовых комбинаций включает m-1 селекторов, (m-1)п-разрядных счетчиков, и-разрядный счетчик (m — количество групп контактов контролируемого блока, n — количество контактов в группе), коммутатор, группу из М элементов И (М вЂ” количество контактов контролируемого блока) . 4 ил.

В блоке 1 синхронизации вырабатываются синхросигналы, служащие для тактирования эталонного и контролируемого логических блоков и сигналы управления работой формирователя 2 кодовых комбинаций первого блока 4 сравнения. Синхросигналы по входу 9 поступают на третий вход коммутатора

3, на первый и.второй входы. которого подаются кодовые комбинации с формирователя 2 кодовых комбинаций. Коммутатор 3 осуществляет подачу на соответствующие входы эталонного и контролируемого блоков 6 и 7 либо кодовых комбинаций, либо синхросигналов (в зависимости от назначения .входа).

Коммутатор 3 содержит переключатели, количество которых определяется числом контактов, используемых для подачи синхросигналов во всех типах контролируемых логических блоков °

Коммутация осуществляется ручным способом. Тестовые сигналы с выхода коммутатора 3, содержащие кодовые комбинации и синхросигналы, по обменной магистрали 14 и 15 поступают на входы и выходы эталонного и контролируемого логических блоков 6 и 7, а также на входы первого блока 4 сравнения, причем на одноименные входы (выходы) эталонного и контролируемого блоков поступают одинаковые сигналы.

При соответствии контролируемого блока эталонному уровни на одноименных выходах блоков равны друг другу В случае ошибочного срабатывания конт" ролируемого блока 7 по любому из его выходов первый блок 4 сравнения вырабатывает сигнал ошибки, передаваемый по входу 13 в блок 1 синхронизации. Этот сигнал при соответствующих условиях блокирует формирование синхросигналов и сигналов управления.

На выходе индикации устройства фиксируется номер контакта контролируемого блока, по которому обнаружено несравнение, Второй блок 5 сравнения, подключенный к одноименным микросхемам эталонного и контролируемого блоков 6 и 7, определяет контакт микросхемы, уровень на котором отличается от эталонного, расширяя тем самым воэможности локализации места неисправности за счет останова при несравнении кодов на контактах микросхем или при достижении определенной комбинации кодов на микросхеме.

Таким образом, задавая определенные

Формирователь 2 кодовых комбинаций (фиг. 3) содержит (m-1) .(где m —количество групп контакТов контролируемого логического блока) и-разрядных счетчиков 41 (где n — количество контактов в группе), и-разрядный счетчик 42, (m-1) селекторов 43, М (где М вЂ” общее количество контактов контролируемого блока, N = m и) элементов 44 И, коммутатор 45.

Устройство работает следующим образом.

1 136701

Изобретение относится к вычислительной технике и может быт использовано для проверки и поиска неисправностей в сложных логических блоках ЭВМ. .Цель изобретения — повышение достоверности контроля.

На фиг. 1 изображена структурная схема устройства для контроля логических блоков; на фиг. 2 — функциональная схема блока синхронизации; на фиг. 3 — функциональная схема формирователя кодовых комбинаций; на фиг. 4 — временная диаграмма работы устройства.

Устройство для контроля логических блоков (фиг. 1) содержит блок 1 синхронизации, формирователь 2 кодовых комбинаций, коммутатор 3, первый 20

4 и второй 5 блоки сравнения, эталонный блок 6, контролируемый блок 7 и имеет вход 8 синхронизации, вход 9 синхросигналов, входы 10 и 11 кодовых комбинаций, вход 12 разрешения опроса,25 первый вход 13 останова, выходы 14 и

15 тестовых сигналов и выходных сигналов эталонного и контролируемого блоков, выход 16 сигналов опроса эталонного блока, выход 17 сигналов опроса контролируемого блока, второй вход 18 останова.

Блок 1 синхронизации (фиг. 2) содержит генератор 19 опорной частоты, узел 20 переключателей, регистр 21 сдвига, четыре элемента 22-25 ИЛИ, девять элементов 26-34 И, элемент

35 задержки, счетчик 36, к. (где.к— максимальное число синхросигналов, требуемых для тактирования контролируемых логических блоков). мультиплексоры 37, три триггера 38-40 и имеет выходы: 8,1 — первый выход разрешения счета, 8.2 — второй выход разрешения счета, 8.3 — выход управления выдачей кода, 8.4 — выход сброса. 45

3 13670 коды и не получив останова, можно сделать выводы о полноте проверки данной микросхемы и, измеряя режим работы устройства, добиваться полной проверки схем.

Работа устройства осуществляется в два такта. В первом такте (такте подготовки) под воздействием сигналов управления, поступающих из блока

1 синхронизации по входу 8, формируются кодовые комбинации в формирователе 2. Во втором такте (такте проверки) вырабатываются синхросигналы, служащие для тактирования контролируемого и эталонного блоков, устанавливая тем самым выходные сигналыэтих блоков. В конце второго такта производится сравнение состояний на одноименных входах и выходах контро- 0 лируемого и эталонного блоков.

Генератор 19 опорной частоты блока 1 синхронизации запускается одновременно с включением электропитания.

Опорная частота поступает на регистр 25

21 сдвига, начальная установка которого (единица в первом разряде и нули во всех остальных разрядах) осуществляется при наличии сигнала на

R-входе. Этот сигнал формируется при ЗО нажатии кнопки "Сброc"",,или автоматически по сигналу от схемы повтора, собранной на элементе 22 ИЛИ и элементе 26 И. При нажатии кнопки

"Сброс" на первый вход элемента

25 ИЛИ поступает сигнал, вызывающий

35 начальную установку регистра 21 сдвиza. В случае появления сигнала автоматического останова при наличии режима повторения на второй вход элемента 25 ИЛИ поступает сигнал того же назначения. Режим повторения задают тумблером "Повтор", при этом на первый вход элемента 28 И поступает сигнал "1", разрешающий срабатывание этого элемента по сигналу автоматического останова с выхода элемента 26 И.

Запуск регистра 21 сдвига произ водится от триггера.38. При этом на установочный S-вход триггера 38 дол- жен поступать сигнал пуска. Сигнал пуска формируется при нажатии кнопки

"Пуск" (при этом на первый вход элемента 24 ИЛИ поступает соответственно "О") или автоматически в режиме повторения по сигналу со схемы автоматического останова. В последнем случае сигнал автоматического остано15 ва с выхода элемента 26 И через элемент 35 задержки поступает на первый вход элемента 27 И, на второй вход которого приходит сигнал Повтор .

Таким образом, в режиме повторения при возникновении сигнала автоматического останова осуществляется начальная установка регистра 21 сдвига и затем через время, определяемое элементом 35 задержки, — пуск.

Сигнал автоматического останова вырабатывается в случае появления сигналов останова на входах 13 или

18 блока 1 синхронизации, т.е. на первом или втором входе элемента

22 ИЛИ. Схема автоматического останова работает при отсутствии блокировки останова, задаваемой соответствующим тумблером. Сигнал блокировки останова подается на первый вход элемента 26 И.

Сигнал пуска на S-входе триггера

38 устанавливает его в единичное состояние, разрешая тем самым работу регистра 21 сдвига. В этом регистре под воздействием сигналов с генератора 19 производится постоянный циклический сдвиг импульса в сторону старшего разряда. На соответствующих выходах регистра 21 сдвига появляются последовательности сдвинутых относительно друг друга импульсов, которые используются в качестве синхроимпульсов для контролируемого и эталонного логических блоков, а также для синхронизации счетчиков и триггеров устройства для контроля логических блоков.

Останов регистра 21 сдвига производится как со схемы автоматического останова, так и от кнопки "Останов".

При нажатии кнопки "Останов" соответствующий сигнал поступает на первый вход элемента 23 ИЛИ.

Последовательности импульсов с выходов регистра 21 сдвига поступают на мультиплексоры 37. Та или иная последовательность (в зависимости от состояния шины выбора синхросигналов) проходит на шину синхросигналов с мультиплексоров 37 только в момент действия строба разрешения проверки. Этот строб поступает с первого выхода одноразрядного счетчика 36 íà E-входы мультиплексоров 37. количество мультиплексоров (к) определяется максимальным числом синхросигналов, требуемых для тактирования

1367015

55 контролируемых логических блоков.

Выбор типа синхросигналов осуществляется соответствующими переключателями в узле 20 переключателей.

Последовательности импульсов с выходов регистра 21 сдвига используются также для формирования сигналов управления. На элементах 31 и

32 И и триггере 39 собрана схема управления выдачей кода, а на элементах 33 и 34 И и триггере 40 — схема разрешения опроса. Сигналы управления выдачей кода и разрешения опроса вырабатываются в такте проверки, что обеспечивается подачей на первые входы элементов 31-34 И строба разрешения проверки с первого выхода счетчика 36.

Строб с второго выхода счетчика

36 определяет такт подготовки кодов.

В этом такте поступает сигнал разрешения на вторые входы элементов 29 и 30 И и на выход проходят сигналы

8.1, 8.2 разрешения счета счетчиков

41 и 42 формирователя 2 кодовых ком, бинаций.

Работа счетчиков 41 и 42 в начале тестирования осуществляется под воздействием сигналов управления, поступающих на вход 8.1 разрешения счета селекторов 43. При этом все счетчики считают одновременно и одинаково.

При появлении на выходах счетчиков

41 и 42 сигналов переноса режим работы счетчиков изменяется при помощи коммутатора 45.

Тестовые сигналы. с коммутатора 3 по обменной магистрали 14, поступают на входы и выходы эталонного и контролируемого логических блоков 6 и 7.

Результаты воздействия этих сигналов на контролируемые блоки сравниваются в первом блоке 4 сравнения.

С выхода первого блока 4 сравнения сигнал ошибки поступает на схему автоматического останова. Таким образом, если.контактируемый логический блок неисправен, происходит ос-. танов тестирования, а выход индикации устройства позволяет определить номер контакта контролируемого логического блока, по которому обнаружено сравнение.

Второй блок 5 сравнения подключается к эталонному и контролируемому логическим блокам 6 и 7 с помощью двух клипс, устанавливаемых на микросхемы.

На блоке 5 сравнения сравниваются попарно состояния одноименных выводов двух микросхем. В случае несравнения сигнал ошибки с выхода блока 5 поступает в блок 1 синхронизации на схему автоматического останова.

Формула изобретения. Устройство для контроля логических блоков, содержащее эталонный блок, блок синхронизации, формирователь кодовых комбинаций, коммутатор и первый блок сравнения, причем вход синхронизации формирователя кодовых комбинаций соединен с первым выходом блока синхронизации, первый и второй информационные выходы формирователя кодовых комбинаций соединены с соответствующими информационными входами коммутатора, синхровход которого подключен к второму выходу блока синхронизации, третий выход которого соединен с входом разрешения первого блока. сравнения, выход несравнения которого подключен к первому входу останова блока синхронизации, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в устройство введен второй блок сравнения, а формирователь кодовых комбинаций включает (m-1) селекторов (m - количество групп контактов контролируемого блока), группу из (m-1) и-разрядных счетчиков и и-разрядный счетчик (и - количество контактов в группе), коммутатор, группу из Й элементов И (N — количество контактов контролируемого блока), причем первые управляющие входы селекторов группы объединены с счетным входом и-разрядного счетчика и подключены к синхровходу формирователя кодовых комбинаций, вторые управляющие входы селекторов группы объединены и подключены к синхровходу формирователя кодовых комбинаций, информационные входы селекторов группы объединены и подключены к выходу коммутатора, выходы селекторов группы соединены с счетными входами соответствующих счетчиков группы, входы установки в ноль которых объединены с входом установки в ноль счетчика и подключены к синхровходу формирователя кодовых кбмбинаций, выходы переносов счетчиков группы и счетчика подключены к группе информационных входов

13670 коммутатора, выходы и-разрядов всех счетчиков соединены с первыми входами соответствующих элементов И группы, вторые входы которых объединены и подключены к синхровходу формирователя кодовых комбинаций, первые и вторые выходы элементов И группы образуют соответственно первый и второй информационные выходы формирова- 10 теля кодовых комбинаций, управляющий вход коммутатора формирователя кодовых комбинаций соединен с выходом (и-1)-го разряда счетчика, первый и второй информационные входы второго

15 8 блока сравнения соединены с выходами опроса соответственно эталонного и контролируемого блоков, выход несравнения второго блока сравнения подключен к второму входу останова блока синхронизации, первый информационный выход коммутатора соединен с входом-выходом эталонного блока и первым информационным входом первого блока сравнения, второй информационный выход коммутатора соединен с входом-выходом контролируемого блока и вторым информационным входом первого блока сравнения.

1367015

1367015

1367015

Cmpodw разрешения примерка (nepd m Ьиа0 счетчика 36 Ф..,-.

0ер1ыа с®6 ,й73)Ю

Д Щ, ч

5ппфОЙ сйг/ныл раЗреывыя

С Е71 7

Яихросигнаяы, пп3и1аеио е на

3 ПСЛОННЫЙ Ы кпн спюруеиы и

Жюы

Сагнап

npaЬенж

1ьдюай кОдп

Сагам

pà3ðåøåíèÿ

0Л,ООС0

Составитель И. Сафронова

Редактор Н. Киштулинец Техред A. Кравчук Корректор M. Максимишинец

Заказ 6840/48

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4