Приемник многочастотных сигналов

Приемник многочастотных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике и повьшает помехоустойчивость. Приемник содержит блок 1 выбора макс, сигнала, блок 2 полосовых фильтров, блок 3 квадратичных детекторов , коммутаторы 4 и 10, блоки 5 и 6 накопителей, пороговый блок 7, сумматор 8, блок 9 АРУ, блок М принятия решения, декодер 12, блок 13 вычисления ошибки синхронизации, управляемый тактовый г-р 14, формирователь 15 коротких импульсов, блок 16 добавления-вычитания импульсов, блок 17 автоматич. регулировки порогов, состоящий из блока 18 выбора миним. сигнала и блока 19 оценки уровня шума. 8. з.п. ф-лы, 8 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (191 (111 (511 4 Н 04 1, 27!26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3958122/24-09 (22) 27.09.85 (46) 15.01. 88. Бюл. N- 2 (72) В.И. Прытков, В.В. Бельтюков, В.А. Сивов, С.Н. Чистяков, С.А. Троян, 10.Г. Писарев и В.В. Горшков (53) 621.394.62 (088.8) (56) Варакин Л.Е. Системы связи с шумоподобными сигналами. М.: Радио и связь, с. 219, 1985. (54) ПРИЕМНИК МНОГОЧАСТОТНЫХ СИГНАЛОВ (57) Изобретение относится к радиотехнике и повышает помехоустойчи вость. Приемник содержит блок 1 выбоl

I ра макс. сигнала, блок 2 полосовых фильтров, блок 3 квадратичных детекторов коммутаторы 4 и 10, блоки 5 и 6 накопителей, пороговый блок 7, сумматор 8, блок 9 АРУ, блок 1.1 принятия решения, декодер 12, блок 13 вычисления ошибки синхронизации, управляемый тактовый г-р 14, формирователь 15 коротких импульсов, блок 16 добавления-вычитания импульсов, блок

17 автоматич. регулировки порогов, состоящий из блока 18 выбора миним. сигнала и блока 19 оценки уровня шума. 8. з.п. ф-лы, 8 ил.

1367170

Изобретение относится к радиотехнике и может использоваться в радиосистемах передачи информации для приема многочастотных сигналов.

Цель изобретения — повышение помехоустойчивости.

На фиг. 1 представлена структурная электрическая схема предлагаемого приемника; на фиг. 2 — один из 10 блоков накопителей.(вариант выполнения); на фиг. 3 — блок автоматической регулировки усиления; на фиг. 4 блок вычисления ошибки синхронизации; на фиг. 5 — блок выбора максимально- 15 го сигнала; на фиг. 6 — блок выбора минимального сигнала; на фиг. 7 блок оценки уровня шума; на фиг. 8— блок принятия решения.

Приемник многочастотных сигналов 20 содержит (фиг, 1) блок 1 выбора максимального сигнала, блок 2 полосовых фильтров, блок 3 квадратичных детекторов, первый коммутатор 4, первый и второй блоки 5 и 6 накопителей, поро- >5 говый блок 7, сумматор 8, блок 9 автоматической регулировки усиления, второй коммутатор 10, блок 11 принятия решения, декодер 12, блок 13 вычисления ошибки синхронизации, управляе- 30 .мый тактовый генератор 14, формирова тель 15 коротких импульсов, блок 16 добавления — вычитания импульсов, блок 17 автоматической регулировки порогов, состоящий из блока 18 выбора минимального сигнала и блока 19 оценки уровня шума.

Блоки 5 и 6 накопителей содержат (фиг. 2) первый и второй сумматоры 20 и 21, усилитель 22 с регулируемым ко- 40 эффициентом усиления и регИстр 23 памяти. Блок 9 автоматической регулировки усиления содержит (фиг. 3) первый и второй ключи 24 и 25, счетчик

26, инвертор 27 и блок 28 сравнения. 45

Блок 13 вычисления ошибки синхронизации содержит (фиг. 4) распределитель

29, умножитель 30, первый, второй и третий сумматоры 31-33 и делитель .

34, Блок 1 выбора максимального сигна- б0 ла содержит (фиг. 5) первый, второй и третий блоки 35-37 памяти, счетчик 38 и блок 39 сравнения. Блок 18 выбора минимального сигнала содержит (фиг. 6) первый и второй блоки 40 и

41 памяти и блок 42 сравнения. Блок

19 оценки уровня шума содержит (фиг.7) счетчик 43, первый, второй и третий сумматоры 44-46 и первый и второй умножители 47 и 48. Блок 11 принятия решения содержит (фиг. 8) первый и второй сумматоры 49 и 50, первый и второй квадраторы 51 и 52 и блок 53 сравнения.

Приемник работает следующим образом.

На вход приемника многочастотных сигналов (фиг, 1) поступает аддитивная смесь сигнала, спектр которого расширен псевдослучайными скачками по частоте (ПСЧ) с цифровым сообщением, передаваемым в виде частотной телеграфии (ЧТ), белого гауссовского шума и узкополосных помех. Блок 2 полосовых фильтров (БПФ) разделяет рабочий диапазон частот на отдельные каналы по количеству рабочих частот N.

На выходе блока 3 квадратичных детекторов (БКД) формируются сигналы, по величине равные мощности аддитивных смесей сигнала, шума и помех в каждом канале. Возможны следующие комбинации смесей: шум; шум + сигнал шум + сиг--. нал + помеха. Структура сигнала предполагает изменение частоты от символа ЧТ к символу, поэтому, расположив фильтры в блоке 2 в порядке следования частот, добиваются того, что сигнал последовательно переходит из фильтра в фильтр в порядке их расположения.С выхода блока 3 отсчеты мощностей сиг— налов поступают на вход первого коммутатора 4, который переключается с частотой следования символов ЧТ. Допустим, что сигнал в начальный момент времени передается на частоте, соответствующей i-му фильтру. На следующем такте сигнал появляется в (i+1)ом фильтре, а первый коммутатор 4 соединяет выход (i+1)-ro фильтра со своим i-ым выходом. Таким образом, первый коммутатор, переключая на каждом такте выходы всех фильтров с одних своих выходов на другие, подключает фильтры, в которых появляется сигнал, к одному и тому же своему

i-му выходу, на котором он появляется в начальный момент времени. Допустим, что в одном из каналов, например в j-ом присутствует узкополосная поМеха. Вследствие движения первогокоммутатора 4 помеха перемещается от одного выхода к другому, т.е. расщепляется по спектру, в то время, как сигнал, находясь постоянно на одном и том же выходе первого коммутатора 4, сворачивается по спектру.

3 13671

Таким образом, на выходе первого коммутатора формируются свертка сигнала и расщепленные по спектру помехи. Выходы первого коммутатора 4 подключе-, 5 ны к входам второго блока 6 накопителей, где осуществляется накопление с усреднением мощностей процессов на каждом из выходов первого коммутатора

4. Усреднение производится по рекур- 10 сивному алгоритму

p*

)), С ш (5) правую части

1 до К, пцлу-Р;) . (6) (8) p* = p* с с Ф

Тогда

P=Р* — — P

))) ш 1 с (9) В этом случае иэ (4) можно определить мощность каждой помехи. Выход первого блока 5 накопителей подключен к входу порогового блока 7, на выход которого подключаются регистры памяти, содержимое которых превышает порог, т.е. те, в которых присутствуют узкополосные помехи. С выхода порогового блока 7 эти значения поступают на первый вход блока 17 автоматической регулировки порогов, на втдрой вход которого поступают значения с выхода второго блока б накопителей, а на третий вход — с выхода первого блока 5 накопителей. Блок 17 содержит (фиг. 1) блок 18 выбора минимального сигнала, в котором формируется значение Р:", а также блок 19 оценки уровня шума, формирующий значение P)),. По (3) p* = p, -+ (p p+) 1 (). ) где Р, Р. — мощности процессов на выходе первого коммутатора на 1-ом и (i+1) -ом тактах соответственно;

pA p* — средние значения мощ- 20 с { ностей процессов на

1-ом и (1+1)-îì тактах соответственно.

Из текущего значения мощности в первом сумматоре 20 второго блока 6 25 накопителей вычитается предыдущее ус- редненное значение мощности процесса (фиг. 2). Полученная разность умножается на коэффициент 1/Р в уси лителе 22 и складывается во втором 30 сумматоре 21 с предыдущим значением средней мощности процесса в данном канале Р .

Полученное новое значение средней мощности Р „ записывается в регистр

23 памяти вместо предыдущего среднего Р". Таким образом, в каждом иэ N регистров 23 памяти второго блока 6 накопителей хранится текущее и среднее значения мощности процесса. При нали- 40 чии в К частотных каналах помех с мощностями Р, где j — номер канала, аддитивного шума мощностью Рш в каждом из N каналов и полезного сигнала

ПСЧ мощностью Р в >-ом канале, со- 45 держимое i-го накопителя равно

1 к р* = р + р + — g p (2)

3 а остальных

1 50

P .= — g Р+Р п

Одновременно для анализа ситуации выходы блока 3 квадратичных детекторов подключены к входам первого блока 5 накопителей, построенного аналогично второму блоку б накопителей. Но в первом блоке 5 накопителей помехи не расщепляются, если они узкополосные, 70 4 а сигнал ПСЧ сканирует по накопителям в порядке их расположения последовательно. Поэтому содержимое регистра 23 памяти первого блока 5 накопителей, в которых есть помехи, равно

p* =Р +-Р+Р

1 (4) и, а в остальных соответственно

Просуммировав левую и выражения (4) по j от чим

К м

$ Р* = E P + K(P + иуда р i ш

На основании (3), (5) и (6) можно saписать, что )

Х Р*. — KP*

Р=Р* - — —.(7) ш и М

Из (7) видно, что по содержимому первого и второго блоков 5 и 6 накопителей однозначно определяется. мощность шума. Если мощность сигнала во всех частотных каналах равна, то вычисления можно упростить, определив Р< из (2) и (3) как

I сигналу управления с синхронизирующего входа в первый и второй блоки

40 и 41 памяти блока 18 (фиг, 6) записываются одновременно величины из двух соседних регистров памяти первого блока 5 накопителей (фиг. 1). Они сравниваются в блоке 42 сравнения (фиг. 6), и меньшая из них по сигналу управления с блока 42 сравнения 10 записывается во второй блок 41 памяти. Затем в первый блок 40 памяти по сигналу управления с синхронизирующего входа поступает новое значение со следующего регистра памяти, и, ес- 15 ли оно меньше хранящегося во втором блоке 41 памяти, то им заменяется содержимое второго блока 41 памяти и т.д. После проверки всех регистров памяти первого блока 5 накопителей во втором блоке 41 памяти остается минимальное значение, равное Р . Это значение поступает на третий вход блока 19 оценки уровня шума, структурная схема которого представлена 25 на фиг. 7. На первый вход блока 19 с выхода порогового блока 7 (фиг.7) поступают значения РР. которые после накопления в первом сУмматоре 44 обрак зуют значение с Р„ . . Одновременно

Г31r в счетчике 43 формируется число К, равное количеству значений, поступающих на вход первого сумматора 44. В первом умножителе 47 формируется значение КР„. Во втором сумматоре 45 к

Ф формируется разность Рд . — КР„. Во втором умножителе 48 полученная раз- 4р ность умножается на 1/N, где N — количество рабочих частот. В третьем сумматоре 46 полученное во втором умножителе 48 значение вычитается иэ

+ величины Р„, поступившей с второго 45 э входа блока 19. Таким образом на выходе блока 19 получаем величину уровня шума P . Сигнал с выхода блока 17 (фиг. 1) поступает на вход порогового блока 7 для управления порогом, а так же на первый вход блока 9 автоматической регулировки усиления. Функциональная схема блока 9 представлена на фиг. 3. При появлении разности на выходе блока 28 сравнения (фиг. 3) между содержимым счетчика 26 и значением Р, поступающим на первый вход блока 9, открывается или первый ключ

24 на уменьшение содержимого счетчика

1367170 6

26 через его реверсивный вход, или второй ключ 25 через инвертор 27 на увеличение содержимого счетчика 26 через чего прямой вход в зависимости от знака разности на выходе сумматора блока 28 сравнения. Кроме того, в начале работы блок 9 (фиг. 1) обеспечивает линейный спад коэффициента усиления от 1 до 1/Р . На второй вход блока 9 подается синхросигнал в виде последовательности импульсов с частотой следования символов ЧТ. Выход блока 9 подключен к управляющим входам первого и второго блоков 5 и 6 накопителей (фиг. 1). Выходы второго блока

6 накопителей подключены к входам блока 1 выбора максимального сигнала, функциональная схема которого представлена на фиг. 5. По импульсу опроса с синхрониэирующего входа в первый и второй блоки 35 и 36 памяти записываются значения с двух соседних выходов второго блока 6 накопителей. Эти значения сравниваются в блоке 39 сравнения. Если содержимое второго блока 36 памяти больше содержимого первого блока 35 памяти, на выходе блока 39 сравнения формируется импульс, разрешающий перепись содержимого второго блока 36 памяти в первый блок 35 памяти и содержимого счетчика 38 в третий блок 37 памяти. После опроса всех выходов второго блока 6 накопителей в третьем блоке 37 памяти оказывается записанным номер выхода второго блока 6 накопителей, сигнал на котором максимален. Это число 1 поступает на вход сумматора 8 (фиг.1), который формирует значение разности (N-1), показывающее, на сколько тактов необходимо сдвинуть первый коммутатор 4, чтобы сигнал появлялся на его центральном выходе, который подключен к первому входу блока 11 принятия решения. Сигнал с выхода сумматора 8 подается на управляющий вход блока 16 добавления — вычитания, который изменяет тактовую частоту синхросигнала так, что первый и второй коммутаторы 4 и 10 устанавливаются в положение, при котором сигнал подключается к центральному выходу первого коммутатора 4, а на выход второго коммутатора 10 поступает оценка ситуации на текущей частоте: если на текущей частоте помехи нет, то на вто. рой вход блбка 11 принятия решения поступает значение Р,„, при наличии

7 1367

Ф помехи — Р„.. После установки первого и второго коммутаторов 4 и 10, т.е. отработки грубой ошибки синхрониза— ции, центральная ячейка регистра памя-.

5 ти второго блока 6 накопителей, две соседние с ней ячейки памяти со зна— чением P подключаются к входу блои ка 13 вычисления ошибки синхронизации. Ошибка синхронизации в блоке 13 10 оценивается по формуле

Р— P v

Р" +Р + P — ЗР+л - п (10) где Р и P, — значения, накопленные в соседних справа и слева ячейках второго блока б накопителей, d — относительная ошибка по задержке. 20

Функциональная схема блока 13 представлена на фиг. 4. На вход бло— ка 13 с выхода второго блока 6 накопителей (фиг. 1) поступают четыре значения Р, Р„,,,, Р„„, причем

25 через распределитель 29 (фиг. 4) зна— чения Р, и Р поступают на первый сумматор 31, Р, Р,, Р„, — на второй сумматор 32, а P, — на вход умножителя 30. Выходы второго суммато- 80 ра 32 и умножителя 30 подключены к входам третьего сумматора 33, на выходе которого формируется значение

Р + Р„ + Р -ЗР„ . Выходы первого

2. и третьего сумматоров 31 и 33 подклю — З5 чены к входам делителя 34, выход которого подключен к выходу блока 13.

Значение ошибки синхронизации d c выхода блока 13 поступает на управляющий вход управляемого тактового ге- 40 нератора 14 (фиг. 1), с выхода которого синхросигнал через формирователь, 15 коротких импульсов и блок 16 поступает на управляющие входы первого

4 H 10> 6JloK 45

9, блок 1 выбора максимального сигнала и блок 18 выбора минимального сигнала. Выходы первого и второго коммутаторов 4 и 10 подключены соответственно к первому и второму входам бло- 50 ка 11 принятия решения. Функциональная схема блока 11 принятия решения представлена на фиг. 8. На первый вход блока 11 поступают два значения с выходов первого коммутатора 4, соответствующие текущим значениям "единичной" и "нулевой частот. На второй вход блока 11 принятия решения поступают значения из ячеек памяти пер17О 8 вого блока накопителей (фиг. 1), соответствующих "единичной" и "нулевой, частотам. Решение о передаваемом символе принимается по максимальному отклонению значения на первом входе от соответствующего значения на втором входе блока 11 (фиг. 8). В первом и втором сумматорах 49 и 50 формируются две разности. Полученные разности возводятся в квадрат в первом и вто- ром квадраторах 51 и 52, и значения на выходах первого и второго квадраторов 5 1 и 52 сравниваются в блоке

53 сравнения. На выходе блока 11 принятия решения формируется переданное цифровое сообщение, которое поступает на вход декодера 12, где декодируется и подается на выход приемника многочастотных сигналов.

Формула изобретения

Приемник многочастотных сигналов, содержащий блок полосовых фильтров, выходы которого через блок квадратичных детекторов подключены к сигнальным входам первого блока накопителей, а также второй блок накопителей и блок автоматической регулировки порогов, выходы которого подключены к управляющим входам порогового блока, при этом вход блока полосовых фильтров является входом приемника, о т— л и ч а ю шийся тем, что, с целью повышения помехоустойчивости, введены два коммутатора, блок автоматической регулировки усиления, последовательно соедипенные блок принятия решения и декодер, выход которого является выходом приемника, блок вычисления ошибки синхронизации, блок выбора максимального сигнала, сумматор и последовательно соединенные управляемый тактовый генератор, формирователь коротких импульсов и блок добавления- вычитания импульсов, к управляющим входам которого подключены выходы сумматора, входы которого соеди- нены с выходами блока выбора максимального сигнала, сигнальные входы которого соединены с сигнальными входами блока вычисления ошибки синхронизации, выходы которого подключены к входам управляемого тактового генератора, с выходами второго блока накопителей, к сигнальным входам которого подключены выходы первого коммутатора, и с первыми входами блока автоматическг й

9 1367170 1.0 регулировки порогов, к вторым входам ним входам блока сравнения, выход кокоторогЬ подключены выходы порогово- торого соединен с управляющим входом

ro блока, сигнальные входы которого первого ключа, выход которого подклюсоединены с выходами первого блока 5 чен к реверсивному входу счетчика, накопителей, к управляющим входам ко- и с входом инвертора, выход которого торого подключены выходы блока автома- подключен к управляющему входу второтической регулировки усиления, с тре- ro ключа, сигнальный вход и выход тьими входами блока автоматической ре- которого соединены соответственно с гулировки порогов, выходы которого р сигнальным входом первого ключа, коподключены к сигнальным входам блока торый является управляющим входом автоматической регулировки усиления, блока автоматической регулировки усии с сигнальными входами второго ком- ления, и с прямым входом счетчика, мутатора, выходы которого подключены а другие входы блока сравнения являк первым входам блока принятия реше- 15 ются сигнальными входами блока автония, к вторым входам которого подклю- матической регулировки усиления, чены выходы первого коммутатора, уп-. 4. Приемник по п. 1, о т л и ч а— равляющий вход которого соединен с ю шийся тем, что блок вычисления синхронизирующим входом блока выбора ошибки синхронизации содержит три максимального сигнала, с выходом бло- 0 сумматора, умножитель, делитель и ка добавления-вычитания импульсов, с распределитель, одни выходы которого управляющим входом блока автоматичес- подключены к входам первого и второкой регулировки усиления, с синхро- го сумматоров, выходы которых соединизирующим входом блока автоматичес- нены соответственно с одними входами кой регулировки порогов и с управля- 25 делителя, выходы которого являются ющим входом второго коммутатора, при- выходами блока вычисления ошибки синчем выходы блока квадратичных детек- хронизации, с одними входами третьеторов и блока автоматической регули- го сумматора, другие входы и выходы ровки усиления соединены соответст- которого соединены соответственно с венно с сигнальными входами первого 30 выходами умножителя, к входам которокоммутатора и с управляющими входами го подключены другие выходы распредевторого блока накопителей. лителя, и с другими входами делите2. Приемник по п. 1, о т л и — ля, а входы распределителя являются ч а ю шийся тем, что,каждый сигнальными входами блока вычисления блок накопителей содержит усилитель З5 ошибки синхронизации. с регулируемым коэффициентом усиления, два сумматора и регистр памяти, 5. Приемник по п. 1, о т л и ч авыходы которого подключены к одним ю шийся тем, что.блок выбора входам первого сумматора, другие вхо- максимального сигнала содержит три ды которого являются сигнальными вхо- 4О блока памяти, счетчик и блок сравнедами блока накопителей, и к одним ния, выход которого соединен с управлявходам второго сумматора, другие вхо- ющими входами первого блока памяти, к ды и выходы которого соединены соот- сигнальным входам которого подключеветственно с выхбдами усилителя с ре- ны выходы второго блока памяти, и гулируемым коэффициентом усиления, к 46 третьего блока памяти, k сигнальным сигнальным входам которого подключены входам которого подключены выходы выходы первого сумматора, и с входа- счетчика, вход которого соединен с ми регистра памяти, которые являются управляющим входом второго блока павыходами, блока накопителей, управля- мяти и является синхронизирующим вхоющими входами которого являются уп- 5О дом блока выбора максимального сигнаравляющие входы усилителя с регули- ла, сигнальными входами которого явруемым коэффициентом усиления. ляются сигнальные входы второго бло3. Приемник по п. 1, о т л и ч а- ка памяти, выходы которого подключены ю шийся "тем, что блок автомати- к одним входам блока сравнения, друческой регулировки усиления содержит 55 гие входы которого соединены с выдва ключа, блок сравнения, инвертор ходами первого блока. памяти, а выхои счетчик, выходы которого являются ды третьего блока памяти являются вывыходами блока автоматической регу- ходами блока выбора максимального лировки усиления и подключены к од- сигнала.

13671

6. Приемник по п. 1, о т л и ч аю шийся тем, что блок автоматической регулировки порогов содержит блок оценки уровня шума и блок выбо5 ра минимального сигнала, выходы которого подключены к первым входам . блока оценки уровня шума, выходы которого являются выходами блока автоматической регулировки порогов, первы- 10 ми, вторыми и третьими входами которого являются соответственно вторые и.третьи входы блока оценки уровня шума и сигнальные входы блока выбора минимального сигнала, синхронизирую- 16 щий вход которого является синхронизирующим входом блока автоматической регулировки порогов.

7. Приемник по и. 1, о т л и ч аю шийся тем, что блок принятия Zp решения содержит блок сравнения, два сумматора и два квадратора, выходы которых подключены к входам блока сравнения, выход которого является выходом блока принятия решения, пер- 25 выми и вторыми входами которого являются соответствующие входы первого и второго сумматоров, выходы которых подключены соответственно к входам первого и второго квадраторов. 30

8. Приемник поп. 6, отличаю шийся тем; что блок выбора минимального сигнала содержит два блока памяти и блок сравнения, к входам коНар. Ех.

70 l2 торого подключены выходы первого блока памяти и второго блока памяти, управляющий вход и сигнальные входы которого соединены соответственно с выходом блока сравнения и с выходами первого блока памяти, сигнальные входы и управляющий вход которого являются соответственно сигнальными входами и синхронизирующим входом блока выбора минимального сигнала, выходами которого являются выходы второго блока памяти, 9. Приемник по п. Ь, о т л и ч а— ю шийся тем, что блок оценки уровня шума содержит три сумматора, два умножителя и счетчик, входы и выходы которого соединены соответственно с входами первого сумматора, выходы которого подключены к одним входам второго сумматора, и с одними входами первого умножителя, выходы которого подключены к другим входам второго сумматора, выходы которого через второй умножитель соединены с одними входами третьего сумматора, выходы которого являются выходами блока оценки уровня шума, первыми, вторыми и третьими входами которого являются соответственно другие и входы первого умножителя, входы счетчика и другие входы третьего сумматора.

ФигЗ

1367170

Фиг.b. 1367170

Вх2

Составитель А. Москевич

Редактор С. Лисина Техред Л.Сердюкова Корректор Л. Патай

Заказ 6852/56 Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, fK-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4