Цифровой измеритель фазовых флуктуаций сигналов

Цифровой измеритель фазовых флуктуаций сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано при анализе фазовых флуктуации высокостабильных гармонических колебаний. Целью изобретения является повышение точности измерителя. Цифровой измеритель содержит источник 1 стробирующего потока импульсов , блоки 2 и 5 выборки и хранения, преобразователи 3 и 6 аналог - код, широкополосный фазовращатель 4, блок 7 вычисления арктангенса, запоминающий блок 8, состоящий из последовательно соединенных регистров 9 и 10, арифметические блоки 11-13, блок 14 усреднения, состоящий из накапливающего сумматора 15 и делителя 16, цифровую линию 17 задержки и элемент 18 задержки. Использование второго и третьего арифметических блоков, блока усреднения и цифровой линии задержки позволяет обеспечить одинаковую относительную чувствительность измерителя к флуктуациям фазы с различной частотой в пределах всего рабочего диапазона. 2 з.п. ф-лы, 1 ил. i (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А1 (19) (11) (50 4 G 01 R 25/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АBTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4012436/24-21 (22) 29.01.86 (46) 23.01.88. Бюл, N 3 (72) В.Б. Белоусов (53) 621.317.77(088.8) (56) Авторское свидетельство СССР

Р 970257, кл. С 01 R 25/00, 1980.

Авторское свидетельство СССР

У 993148, кл. С 01 R 25/00, 1981, (54) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ФАЗОВЫХ

ФЛУКТУАЦИЙ СИГНАЛОВ (57) Изобретение может быть использовано при анализе фазовых флуктуаций высокостабильных гармонических колебаний. Целью изобретения является повышение точности измерителя.

Цифровой измеритель содержит источник 1 стробирующего потока импульсов, блоки 2 и 5 выборки и хранения, преобразователи 3 и 6 аналог — код, широкополосный фазовращатель 4, блок

7 вычисления арктангенса, запоминающий блок 8, состоящий иэ последовательно соединенных регистров 9 и 1О, арифметические блоки 11-13, блок 14 усреднения, состоящий иэ накапливающего сумматора 15 и делителя 16, цифровую линию 17 задержки и элемент

18 задержки. Использование второго и третьего арифметических блоков, блока усреднения и цифровой линии задержки позволяет обеспечить одинаковую относительную чувствительность измерителя к флуктуациям фазы с различной частотой в пределах всего рабочего диапазона. 2 з.п. ф-лы, 1 ил.

1 13

Изобретение относится к измери тельной технике и может быть использовано при анализе фазовых флуктуаций высокостабильных гармонических колебаний.

Целью изобретения является повышение точности измерителя.

На чертеже представлена блок-схема предлагаемого измерителя.

Цифровой измеритель фазовых флуктуаций сигналов содержит источник 1 стробирующего потока импульсов, последовательно соединенные первый блок 2 выборки и хранения и первый преобразователь 3 аналог — код, последовательно соединенные широкополосный фазовращатель 4, второй

1 блок 5 выборки и хранения и второй преобразователь 6 аналог — код, а также блок 7 вычисления арктангенса, запоминающий блок 8, состоящий из последовательно соединенных первого 9 и второго 10 регистров, первый

11, второй 12 и третий 13 арифметические блоки, блок 14 усреднения, состоящий из накапливающего сумматора 15 и делителя 16, цифровую линию

17 задержки и элемент 18 задержки, причем вход широкополосного фазовращателя 4 соединен с первым входом блока 2 выборки и хранения и входной клеммой измерителя U,, выходы преобразователей 3 и 6 аналог — код соединены с соответствующими входами блока 7 вычисления арктангенса, выход последнего соединен с первым регистром 9 запоминающего блока 8, выходы регистров 9 и 10 подсоединены к соответствующим входам арифметического блока 11, выход которого соединен с первым входом арифметического блока 12 и входом накапливающего сумматора 15, входящего в блок 14 усреднения, выход накапливающего сумматора 15 соединен с входом делителя 16, выход которого соединен с вторыми входами накапливающего сумматора 15 и арифметического блока 12, выход

Последнего соединен с первым входом арифметического блока 13, второй вход

Которого соединен с выходом цифровой линии 17 задержки, входом соединенной с выходом арифметического блока

13 и выходом измерителя, вход элемента 18 задержки соединен с входом источника 1 стробирующих импульсов и клеммой опорного сигнала U „, выход источника 1 стробирующих импуль68805

1Г

55 сов соединен с управляющими входами блоков 2 и 5 выборки и хранения, выход элемента 18 задержки подключен к управляющим входам преобразователей

3 и 6 аналог — код.

Измеритель работает следующим образом.

Из исследуемого сигнала при помощи широкополосного фазовращателя

4, вносящего в исследуемый сигнал о фазовый сдвиг в 90, формируются квадратурные составляющие, поступающие на соответствующие входы блоков

2 и 5 выборки и хранения. Равенство амплитуд квадратурных составляющих поддерживается настройкой коэффициентов передачи блоков выборки и хранения. Источник 1 стробирующего потока импульсов формирует иэ опорного сигнала высокой стабильности фиксированной частоты периодическую последовательность стробирующих им1 пульсов, поступающих на управляющие входы обоих блоков выборки и хранения, В моменты прихода стробирующих импульсов на управляющие входы блоков выборки и хранения в них осуществляется запоминание мгновенных значений напряжений квадратурных сигналов. Преобразователи 3 и 6 аналог код преобразуют запомненные значения напряжений квадратурных сигналов в цифровые коды, которые подаются на соответствующие входы блока 7 вычисления арктангенса, Последний вычисляет значение фазы исследуемого сигнала в моменты прихода стробирующих импульсов на входы блоков выборки и хранения. Вычисленное значение фазы заносится в регистр 9 запоминающего блока 8, при этом значение фазы, вычисленное на момент прихода предыдущего стробирующего импульса, переписывается иэ регистра 9 в регистр 10 запоминающего устройства. По окончании записи информации в регистр 9 арифметический блок 11 перевычисляет разность между регистрами 9 и 10 запоминающего блока. Таким образом, на выходе арифметического блока 11 всегда присутствует значение набега фазы исследуемого сигнала между моментами прихода двух последовательных стробирующих импульсов. Блок 14 усреднения вычисляет средний набег фазы между моментами прихода двух стробирующих импульсов, следующих подряд. Накапливающий сумматор 15, вхо1368805

k(p) g

2sin(« — — ) p

1 оп

27 ь = — — — °

<оп

45

55 дящий в состав блока 14 усреднения, вычитает из набега фазы, вычисленного арифметическим блоком 11, величину своего содержимого, поделенного

5 на N делителем 16, и полученную разность суммирует со своим содержимым, Если N = 2, где m — целое, то операция деления реализуется простым отбрасыванием m младших разрядов

10 сумматора. Для достижения точности вычисления среднего 57. блок усреднения должен обработать значения набега фазы для 3N стробирующих импульсов, прошедших подряд. Арифметический 15 блок 12 вычисляет отклонение набега фазы от среднего набега, вычисленного для группы последних последовательно прошедших стробирующих импульсов. При этом гармоническая флуктуа- 20 ция фазы исследуемого колебания с частотой Й на выходе арифметического блока 12 имеет вид цифровых отсчетов гармонической функции частоты Q, если 0 Й Й,„/2, где Л,„- 25 частота опорного сигнала, и амплитудой, пропорциональной

30 следующих с частотой й,„ . Последнее выражение обусловлено алгоритмом вычисления набегов фазы эа равные интервалы времени

Гармоническая флуктуация фазы исследуемого колебания с частотой

A ) Q „/2 на выходе арифметического блока 12 имеет вид цифровых отсчетов гармонической функции более низкой

1 частоты и лежащей в диапазоне часt тот 0 Q + и „ /2, и амплитудой, пропорциональной (1) .

Рабочий диапазон частот, воспринимаемых измерителем флуктуаций фазы, простирается до частот, сигналы с которыми уверенно обрабатываются блоками 2 и 5 выборки и хранения.

Арифметический блок 13, складь1вающий выходной код арифметического блока 12 с выходным кодом цифровой линии 17 задержки, которая задерживает предыдущий выходной код измерителя на один период частоты следования стробирующих импульсов имеет коэффициент передачи для гармонической функции частоты й

Р

2s in (— — -)

7îï для,. Ф k A,„, где k = О, 1,2..., за счет чего происходит выравнивание чувствительности измерителя к флуктуациям фазы различной частоты Q

Измеритель не воспринимает только фазовые флуктуации с частотой, точно совпадающей с частотой следования стробирующих импульсов Я „, что свойственно всем дискретным устройствам.

Этот недостаток можно исключить, используя при анализе фазовых флуктуаций высокостабильных генераторов поочередно два опорных сигнала с некратными частотами g Элемент 18 задерживает запуск преобразователей

3 и 6 аналог — код по отношению к положению стробирующих импульсов на время, соответствующее инерционности блоков выборки и хранения. Каждый из блоков 7-17 измерителя запускается в очередной цикл работы после получения признака окончания работы предыдущего блока, а блоки, имеющие два входа, — по окончании работы блока, подключенного к их пергому входу.

Использование второго и третьего арифметических блоков, блока усреднения и цифровой линии задержки, позволяющих обеспечить одинаковую относительную чувствительность измерителя к флуктуациям фазы с различной частотой в пределах рабочего диапазона, выгодно отличает предлагаемый цифровой измеритель фазовых флуктуаций от известного. При использовании известного измерителя при анализе фазовых флуктуаций сигналов для восстановления истинной картины фазовых флуктуаций необходимы обработка разностей набегов фазы на различных микро-ЭВМ в зависимости от требуемого быстродействия и необходимости работы в реальном времени по формулам цифровой фильтрации и наличие магнитных запоминающих устройств для хранения программ обмена и обработки для этой микро-3BN. Реализация предлагаемого цифрового измерителя фазовых флуктуаций, новые элементы которого могут быть реализованы на микросхемах серии 500, 155 в зависимости от требуемого быстродействия в объеме одной печатной платы, исключает необходимость такой обработки, чем достигается экономический эффект.

5 1368805

Фор мул аизобретени я к

Составитель А.Старостина

Техред А. Кравчук Корректор М.Максимишинец

Редактор О.Юрковецкая

Заказ 287/47

Тираж 772 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

1. Цифровой измеритель фазовых флуктуаций сигналов, содержащий источник стробирующего потока импульсов, блок вычисления арктангенса, запоминающий блок, арифметический блок, последовательно соединенные первый блок выборки и хранения, первый преобразователь аналог — код, а также последовательно соединенные широкополосный фазовращатель, второй блок выборки и хранения, второй преобразбватель аналог — код,"причем вход широкополосного фазовращателя соединен с входом первого блока выборки и хранения и входной клеммой измерителя, вход источника стробирующего потока импульсов соединен с клеммой опорного сигнала измерителя, а его выход — с управляющими входами блоков выборки и хранения, выходы преобразователей аналог — код подключены к соответствующим входам блока вычисления арктангенса, выход которого соединен с входом эапоминающего блока, соединенного выходом с входом арифметического блока, о тл и ч а ю шийся тем, что, с целью повышения точности, он снабжен элементом задержки, вторым и третьим арифметическими блоками, цифровой линией задержки и блоком усреднения, причем дополнительный выход запоминающего блока подключен к соответствующему входу первого арифметичесого блока, выход которого соединен с первым входом второго арифметического блока и входом блока усреднения, выход которого соединен с вторым входом второго арифметического блока, при этом выход второго арифметического блока соединен с первым входом третьего арифметического блока, вы1Q ход которого, являющийся выходом измерителя, соединен с входом цифровой линии задержки, соединенной своим выходом с вторым входом третьего арифметического блока, вход элемента задержки соединен с клеммой опорного сигнала измерителя, а его выход— с управляющими входами преобразователей аналог — код.

2п 2. Измеритель по п. 1, о т л ич а ю шийся тем, что блок усреднения содержит накапливающий сумматор и делитель, причем первый вход накапливающего сумматора является

25 входом блока усреднения, выход делителя, являющийся выходом блока усреднения, соединен с вторым входом накапливающего сумматора, а выход накапливающего сумматора — с входом

3О делителя.

3. Измеритель по п. 1, о т л ич а ю шийся тем, что запоминающий блок содержит два последовательно соединенных регистра, выходы которых являются выходами запоминающего блока, а вход первого регистра — входом запоминающего блока.