Анализатор спектра

Анализатор спектра

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано для определения косинусных и синусных составляющих амплитуд и начальных фаз гармоник периодических сигналов. Анализатор содержит преобразователи 1 и 2 код - напряжение и напряжение - код, запоминающий элемент 4, блок 5 вычисления и индикации , состоящий из вычислительного блока 6 и блока 7 индикации, комбинационные суммааоры 3 и 12, умножитель 8 частоты, распределитель 9 импульсов , накапливающий сумматор II и блок 13 формирования констант. Образование новых функциональных связей и введение логической схемы 14, которая преобразует состояния выходов счетчика 10 в сигналы управления режимами работы комбинационного сумматора 3, повышает точность и расширяет динамический диапазон регистрируемых гармоник. 2 ил. П « (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) А2 (5D4 G 0l R 23 16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

13, ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61 ) 1033979 (21 ) 4104761/24-21 (22) 11.08.86 (46) 30.01.88. Бюл. М 4 (71) Институт электродинамики АН УССР (72) Н.В.Голубенко, В.Е.Ефремов и О.Л.Карасинский (53) 621.391.1(088.8) (Se) Авторское свидетельство СССР

1(1033979, кл. G 01 R 23/16, 1982. (54) АНАЛИЗАТОР СПЕКТРА (57) Изобретение может быть использовано для определения косинусных и синусных составляющих амплитуд и начальных фаз гармоник периодических сигналов. Анализатор содержит преобразователи 1 и 2 код — напряжение и напряжение — код, запоминающий элемент 4, блок 5 вычисления и индикации, состоящий из вычислительного блока 6 и блока 7 индикации, комбинационные сумматоры 3 и 12, умножитель

8 частоты, распределитель 9 импульсов, накапливающий сумматор ll u блок 13 формирования констант. Образование новых функциональных связей и введение логической схемы 14 которая преобразует состояния выходов счетчика 10 в сигналы управления режимами работы комбинационного сумматора 3, повышает точность и расширяет динамический диапазон регистрируеф мых гармоник. 2 ил.

1370589 2

Изобретение относится к измерительной технике и может быть использовано для определения косинусных и синчсных составляищих амплитуд и на5 чальных фаз гармоник периодических сигналов.

Целью изобретения является повьппение точности и расширение динамического диапазона регистрируемых гармоник

На фиг.l приведена блок-схема предлагаемого анализатора спектра; на фиг.2 — временные диаграммы его работы. l5

Устройство « эдержит входную шину, подключенную к последовательно соединенным преобразователю 1 код - напряжение (ПКН), преобразователю 2 напряжение — код (ПНК), второму комбина- 20 ционному сумматору 3, запоминающему элементу 4 и блоку 5 вычисления и индикации, состоящему из вычислительного блока 6 и блока 7 индикации, причем выходы запоминающего элемента 4 25 связаны с вторыми входами сумматора 3.

Входная нина подключена также через последовательно соединенные умножитель 8 частоты, распределитель 9 импульсов и счетчик 10 к входу запус- 30 ка вычислительного блока 6. Накапливающий сумматор 11 через первый комбинационный сумматор 12 и блок 13 формирования констант связан с управляющими входами ПКН 1, вход установки в нуль сумматора 11 подключен к выходу переполнения счетчика 10, а первьп управляющий вход первого сумматора 12 и адресная шина запоминающего элемента 4 связаны с выходом пер-40 ного триггера счетчика 10, второй управляющий вход первого сумматора

11 подключен к выходу второго триггера счетчика 10, которьп совместно с остальными выходами счетчика 10 45 соединен с входами дополнительной логической схемы 14, выходы которой связаны с входами управления режимами работы сумматора 3. Выходы распределителя 9 импульсов соединены с управляющими входами ПНК 2, запомипа«о50 щего элемента 4 и сумматора 11.

Устройство работает следующим образом.

Один цикл работы устройства соответствует одному периоду Т входного

Х сигнала П которьп поступает на вхо, х ды ПКН 1 и умножителя 8 частоты. Работа устройства синхропизируется выходными импульсами умножителя 8 частоты, период следования которых равен Т /N где N — коэффициент умножех ния частоты. Эти импульсы поступают на распределитель 9 импульсов, которьп формирует импульсы Уl, У2, УЗ, синхронизируищие запуск ПНК 2, запись в запоминающий элемент 4, моменты суммирования сумматора 11 соответотвенно (см. фиг.2). Распределитель 9 формирует также импульс, поступающий на счетный вход счетчика 10 емкость которого равна N, Импульс переполнения счетчика 10 сбрасывает сумматор 11 в состояние "0" и запускает вычислительный блок 6.

На управляющие входы сумматора 11

11 «« подается код К, соответствующий номеру измеряемой гармоники напряжения

После и-го выходного импульса

Х умпожителя 8 частоты выход1юй код сумматора 11 равен с = mod (nK).

h н

Этот код поступает через сумматор

12 на адресные шины блока 13.

На первом и втором управляющих входах сумматора 12 возможны следующие комбинации кодов, которые поступают с выходов первого и второго триггеров счетчика 10: 00; 01; 10 11, Эти коды увеличивают входной код сумматора 11 на величину О, N/4, N/2, 3N/4 соответственно. Поэтому после

0,4,8,..., N-4 выходных импульсов умножителя 8 частоты на вход блока 12 подается код mod (nK), после 1,5, н

9,..., N-3 импульсов — код mod (nK+

+1 /4), после 2,6,10,.. . N-? импульсов - код mod (nK+N/2), после 3,7, ь!

11,..., N-l импульсов — код mod (nK+

+3! «/4 ) .

Блок 13 формирования констант ге23 нерирует на выходе коды в1п

11 которые определяются кодом с! на его

v адресных шинах. Следовательно, при

n = 0,4,8,..., N-4 на выходе блока

2,«!

12 присутствуют коды в п — пК при

ы

21« п=1,5,9,...,N-3 — коды cos †;.-пК при

«

2 1« п=2,4,6,...,N-2 †ко -sin---пК,при

?.Х!

n=3,5,7,..., N-1 †ко -cos -- -пК.

Й

Эти коды поступают на ПК111 и определяют его коэффициент передачи в каждый момент времени, 3 1370589

Выходное напряжение ПКН1, пропорциональное произведению напряжения И

„и кода на входах ПКН1, поступает л ,на ПНК2 и преобразуется н код

В конце периода Т н ячейках 0

"1" запоминающего элемента 4 понняюгся коды синусной и коспнусной составляющих К-й гармоники папряк кения, которые равны:

1 -1 а„ = (Х вЂ” Х

=О 4! „! 4hI-IВыходные коды ПНК2 Х,„Х, бе4Ih+ ? IITI! Я рутся со знаком минус", так как они вычитаются иэ кода на входе "1" сумматора 3. Подставив значения (1) выходных кодов ПНК 2 н формулу (2), получим после преобразований 4 г

Ь =, !! sin ----2шК;

=о И (3, 2 !1 а „= ц,„„, cos ---(2m+1 ) К. =a

2я

sin --- гК +

h Я

2Э

cos --- пК +

27!!! (-sin ---nK) 1!!

n = 4m

n = 4т+1 (! 1О

+, п = 4m+2

Коды Ь и а выводятся в вычиск к лительный блок 5, который запускается импульсом переполнения счетчика

10. В блоке 5 ньгчисляются амплитуда и начальная фаза К-й гармоники: которые затем индицируются блоком 6.

Работа б;(ока 5 и определение составляющих а и h происходит однок к временно. Поэтому результаты измерения можно получить на каждом периоде.

Предлагаемое устройство позволяет исключить аддитивную составляющую погрешности. Несмотря на присутстние аддитивной пог1ешности g в выходных кодах ПНК2, в разультатах измерения синусных и косинусных составляющих гармоник аддитинная погрешность! . отсутствует, как это следует из формулы (3). Это позволяет повысить на порядок точность измерения гармоник,, амплитуды которых не превышают единиц процентов от уровня первой гармоники, и расширить диапазон иэмеряемь!х гармоник в сторону малых значений амплитуд, которые составляют десятые и сотые доли процента от уровня первой гармоники.

Таким образом, благодаря введению новых связей и логической схемы 14, которая преобразует состояние выходов счетчика 14 в сигналы управления режимами работы комбинационного сумматора 3, повьппается точность и рас7J

U (-cos ---nK) + 6 n = 4m+3 п N

15 где !! — мгновенное значение нходнои

ro напряжения н момент и-го такта запуска !ШКК;

m = 0,1, ° ..,N/4-1;

Л вЂ” аддитинная погрешность кана- 20 ла IIKHI, ПНК2.

Коды Х с выхода ПНК2 поступают на вход Х сумматора 3, который либо передает код Х íà ныхол Z сумматои ра 3 без изменения, если на его входах F управления режимами г выхода схемы 14 снимается команда = Х, либо суммируется с содержимым соответствующей ячейки запоминающего элемента 4, код из которой подается на вход 30

У сумматора 3 при команде ЕУ+Х на его входах F, либо вычитается из кода на входе У при команде 7 = У-Х на входе

Операция, выполняемая сумматором

3, полностью определяс гся состоянием счетчика !О, которое при помощи логической схемы 14 преобразуется в команду на входах F (см. фиг.2): (Z=X) = 0 1; (Z=Y-Х) при и = 2,3,6,7...,N/4-2,N/÷-1 (Х=Y X) при n = 4,5. ..N/4-4, N/4-3

Операция,=X соответствует начальной установке ячеек запоминающего элемента 4, так как после нее новое содержи. гое ячеек не зависит от того, что в них хранилось до выполнения этой операции. В них заносятся коды

Х, Х, определяемые формулой (1). о

I I I l

На другие входы 1 сумматора 3 из запоминающего элемента 4 выводится содержимое ячейки "0" при n=4m, 4г!+2 или ячейки "1" при n=4m+1, 4m+3.

Резульгат суммирования с ныхода сумматора 3 заносится в ту же ячейку запоминающего элемента 4. AI!ðec ячейки определяется состоянием первого триггера счетчика 10. а

II =,Га + h q = a.rctp к к v. -з Ь 1 к

5 13 ширяется динамический диапазон регистрируемых гармоник.

Формула и з обретения

Анализатор спектра по авт.св °

У 1033979, отличающийся тем, что, с целью повышения точности и расширения динамического диапазона регистрируемых гармоник, в него

1 2 и-Е и-Z Е-г и31 сои -8 п -8 S Siin ОХ -г -СО - $i n СИ -S n -С Х и бык.ЛСИ г=х =Y-Х Z=т+Я z=Y-Õ " г=У Х 2=V-A

Составитель В.Величкин

Техред А. Кравчук Корректор О,Кундрик

Редактор И.Рыбченко

Заказ 416/46 Тираж 772 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб, д. 4/5

Производственно-полиграФическое предприятие, г. Ужгород, ул. Проектная, 4

Вьи.УЧ

У1

УЯ

Др йо . Cv. 10 алых.Ю/ГО

70589 6 дополнительно введена логическая схема, выход которой связан с входами управления режимами работы второго комбинационного сумматора, при

5 этом второй управляющий вход первого комбинационного сумматора подключен к выходу второго разряда счетчика, выходы всех разрядов счетчика, за исключением первого, соединены с входами дополнительной логической схемы.