Анализатор фазовых флуктуаций импульсных последовательностей

Анализатор фазовых флуктуаций импульсных последовательностей

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (gg 4 G 01 R 25/00 ф"и L. :::- -«.), 1) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4143315/24-21 (22.) 23. 06. 86 (46) 30.01. 88. Бюл. У 4 (71) Воронежский политехнический институт (72) В.Б.Сергеев (53) 621.317 (088.8) (56) Авторское свидетельство СССР

У 1019358, кл. G 01 R 25/00, 1984.

Левин Л.С., Плошкин Л,А. Основные построения цифровых систем передачи. М.: Связь, 1975, с. 38, рис.1.18. (54) АНАЛИЗАТОР ФАЗОВЫХ ФЛУКТУАЦИЙ

ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ (57) Изобретение может быть использовано при оценке эффективности фазовой синхронизации импульсных последовательностей. Цель изобретения—

„.Я0„„1370601 А 1 расширение функциональных возможностей устройства ° Для этого в анализатор, содержащий N блоков 1.1...1.N компенсации, введены N триггеров

2.1. ° .2.N а также триггеры 9 и 10, сумматоры 3, 4 и 13, пороговые блоки 5 и 6, блоки 7 и 8 задержки, Кроме того, введены аналоговые ключи 11 и 12, усредняющий блок 14, индикатор 15 и образованы новые функциональные связи. Это позволяет формировать и измерять среднее значение сигнала рассогласования фаэ анализируемых импульсных последовательностей относительно медианного значения.Кроме того, дает воэможность регулировать синхронизм сети генераторов по минимуму сигнала на выходе анализатора. 3 ил.

137060) 55

Изобретение относится к измерительной технике и может быть использовано при оценке эффективности фазовой синхронизации импульсных последовательностей.

Целью изобретения является расширение фукнциональных воэможностей устройства путем измерения фазовых рассогласований импульсных последонательностей, поступающих от N взаимно синхронизируемых по фазе генераторов.

Ца фиг.) приведена структурная схема анализатора, на фиг.2 и 3 зпюры напряжений, поясняющие работу устройства.

Анализатор фазовых флуктуаций импульсных последовательностей содержит N ),-1„ компенсации, первые триггеры 2,-2, первый и второй сумматоры 3 и 4, первый 5 и второй 6 пороговые блоки, первый 7 и второй 8 блоки задержки, второй 9 и третий )О триггеры, первый 11 и второй 12 аналоговые ключи, третий сумматор 13, усредняющий блок )4 и индикатор 15, причем первые входы первых триггеров

2,-2,, соединены с выходами блоков

), 1,„ компенсации, неинвертирующие выходы первых триггеров 2,-2, соединены с входами первого сумматора 3, инвентируюшие выходы первых триггеров 2,-2, соединены с входами второго сумматора 4, выход первого сумматора 3 соединен с входами первого 5 и второго 6 пороговых блоков и первым входом первого аналогового ключа 1), выход второго сумматора 4 соединен с первым входом второго аналогового ключа 12, выход которого соединен с вторым входом третьего сумматора 13, выход перного аналогового ключа 11 соединен с первым входом третьего сумматора 13, выход первого порогового блока 5 соединен с входом первого блока 7 задержки и вторым входом третьего триггера )О, выход второго порогового блока 6 соединен с первыми входами второго 9 и третьего 10 триггеров, выход второго триггера 9 соединен с вторым входом первого аналогового ключа 11, выход третьего триггера 10 соединен с вторым входом второго аналогового ключа 12, ныход первого блока 7 задержки соединен с вторыми входами первых триггеров 2 и входом второго блока 8 задержки, выход которого подключен к второму входу второго триггера 9, вы5

1Г

50 ход третьего сумматора 13 соединен с входом усредняющего блока 14, выход которого соединен с входом индикатора 15.

Выходы а, а, а, соответствуют выходам блоков ),-1 р, выходы Ь, с ю <

Ь, с., Ь „, с соответствуют выходам

I триггеров 2,-2, выходы d, е соответствуют выходам сумматоров 3 и 4 соотнетстненно, выход f соответствует выходу сумматора 13.

Анализатор работает следующим образом.

Входы блоков )ц являются входами всего анализатора. На входы поступают импульсные последовательности от

N взаимно синхронизированных генераторов. Блоки ),-l компенсации устраняют влияние времени распространения сигналов по соединительным линиям на точность анализа. Время задержки импульса в 1-м блоке компенсации, представляющем собой i-й блок временной задержки импульсов, дополняет время задержки в i-й соединительной линии до некоторой постоянной для всех N линий величины. При идеальной взаимной синхронизации всех N генераторов импульсы на выходах блоков 1, -1 по- являются одновременно. В реальном случае фазы. импульсов на выходах указанных блоков флуктуируют, при этом интенсивность этих флуктуаций связана с эффективностью взаимной синхронизации генераторов.

В исходном состоянии триггеры 2

2 находятся в нулевом состоянии (на выходах b напряжение равно нулю, а на выходах с напряжение равно уровню Š— уровень логической единицы на инвертирующем выходе) ° Моменту прихода на j-й триггер импульса а соотJ ветствует переход триггера из нулевого в единичное состояние (на выходе

Ъ напряжение становится равным Е, на выходе с напряжение становится равным нулю). Если последовательность импульсов а пришла, например, в соответствии с фиг.2, на которой предcTавлены эпюры напряжений для случая

N = 5, то на выходе сумматора 3, суммирующего сигналы b, формируется ступенчатый сигнал d, а на выходе сумматора 4, суммирующего сигналы с, формируется ступенчатый сигнал е, обратный сигналу d, причем в связи с одинаковым временем распространения сигналов на выходы триггеров 2,-2„, 70601

15

П, = (N — 0,5)Е.

3 13 и сумматоров 3 и 4 сигнал е является зеркальным отображением сигнала d. В пороговом блоке 6 сигнал d сравнивается с величиной

NE

П

Превышение сигналом d порога П

I означает, что на входы анализатора поступили импульсы от » N/2 генераторов. В исходном состоянии анализатора триггер 9 находится в единичном состоянии и аналоговый ключ 11 пропускает сигнал d на первый вход сумматора 13, а триггер 10 находится в нулевом состоянии, аналоговый ключ

12 находится в закрытом состоянии и сигнал е не проходит на второй вход сумматора 13, При превышении сигналом d nopoга П„ пороговый блок 6 формирует сигнал, который переводит триггер 9 в нулевое состояние (ключ ll закрывает ся), а триггер 10 — в единичное состояние (ключ 12 открывается). В связи с этим на выходе сумматора 13 формируется ступенчатый сигнал

Среднее значение сигнала f выделенное блоком 14 усредне»ия, прямо пропорционально сумме абсолютных значений отклонений фаз импульсных последовательностей от медианного значения и является оценкой среднеквадратичного значения, т.е, оценкой эффективности взаимной синхронизации

N генераторов, Величина сигнала на выходе блока 14 усреднения отображается индикатором 15.

Перевод анализатора в исходное состояние осуществляется следующим образом.

В пороговом блоке 5 сигнал d сравнивается с величиной

Превышение сигналом d порога П означает, что в анализатор поступил последний из пачки очередньгх N импульсов, При этом пороговый блок формирует на своем выходе сигнал, поступающий в блок 7 задержки и на второй (сбрасывающий) вход триггера 10.Триггер 10 переходит в нулевое состояние, и ключ 12 закрывается, на вход сумматора 13 сигналы через ключи 11 и

12 не поступают. Через время t, задержки в блоке 7 задержки устанавливаются в нулевое состояние первые триггеры 2 -2,, сигнал с выхода блока 7 поступает»а вторые (сбрасывающие) входы триггеров 2,-2, KpoMe того, через блок 8 задержки (»a больше, чем время распространения сигналов в анализаторе при сбрасывании триггеров 2, -2 ) сигнал с выхода блока 7 подается на второй (устанавливающий) вход триггера 9, который при этом устанавливается в единичное состояние, ключ 11 закрывается — анализатор находится в исходном состоя»ии.

Величина задержки t выбирается большей максимального интервала времени между первым и последним импульсами очередного пакета N импульсов.

Это обеспечивает автоматическую синхронизацию установки исходного состояния анализатора с границами пакетов приходящих импульсов. На фиг.3 показан сигнал f, получаемый после »ачала работы анализатора в проиэвольньш момент времени t,. Если этот момент попал в пределы очередного j-го пакета, то, как показано на фиг.3, формируется ложный сигнал à — начало в

j-м пакете, а конец в (j +1)-м. После окончания первого цикла работы новое исходное состояние анализатора устанавливается через промежуток времени

t <+t >, при этом (j+1)-й пакет пропускается, а начиная с (j+2)-ãî пакета анализатор формирует неискаженный сигнал f. Если момент включения попал в промежуток между пакетами импульсов, то неискаженный сигнал формируется с первого анализируемого пакета.

Использование предлагаемого анализатора фазовых флуктуаций импульсных последовательностей позволяет оцени вать эффективность взаимной синхронизации сети генераторов путем формирования и измерения среднего значения сигнала рассогласования фаз анализируемых импульсных последовательностей относительно медианного значения и дает воэможность регулировать синхронизм сети генераторов по мини- муму сигнала на выходе анализатора. формула изобретения

Анализатор фазовых флуктуаций импульсных последовательно стей, содержащий N блоков компенсации, входы которых подключены к входной шине уст5 13706 ройства, и первый сумматор, о т— л и ч а ю шийся тем, что, с це- . лью расширения функциональных воэможностей, в него введены N первых триггеров, второй сумматор, первый и второй пороговые блоки, первый и второй блоки задержки, второй и третий триггеры, первый и второй аналоговые ключи, третий сумматор, усредняющий блок и индикатор, причем первые входы первых триггеров соединены с выходами блоков компенсации, неинвертирующие выходы первых триггеров соединены с входами первого сумматора, инвертирующие выходы первых триггеров соединены с входами второго сумматора, выход первого сумматора соединен

I с входами первого и второго пороговых блоков и первым входом первого аналогового ключа, выход второго сумматора соединен с первым входом второго аналогового ключа, выход которого

0l 6 соединен с гервым входом третьего сумматора, выход первого аналогового ключа соединен с вторым входом третьего сумматора, выход первого порогового блока соединен с входом первого блока задержки и первым входом третьего триггера, выход второго порогового блока соединен с первым входом второго и вторым входом третьего триггеров, выход второго триггера соединен с вторым входом первого аналогового ключа, выход третьего триггера соединен с вторым входом второго аналогового ключа, выход первого блока задержки соединен с вторыми входами первых триггеров и входом второго блока задержки, выход которого подключен к второму входу второго триггера, выход третьего сумматора соединен с входом.усредняющего блока, выход которого соединен с вЖдом индикатора.

Фиг. 2

1370601

tsar

Фиг. 5

Составитель Л. Воронина

Редактор И.Рыбченко Техред Л.Кравчук

Корректор М.Демчик

Заказ 416/46 Тираж 772

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб °, д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4