Асинхронный распределитель импульсов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в системах коммутации и передачи данных. Цель изобретения - упрощение устройства. Асинхронный распределитель импульсов (АРИ) содержит ячейки 1 в каждом разряде, каждая из которых состоит из триггера 2 и элемента И-НЕ 3. Триггер 2 содержит нагрузочные элементы (НЭ) 4 и МДП-транзисторы 5-7. Элемент И-НЕ 3 содержит МДП-транзисторы 8-10 и НЭ 11. АРИ содержит также шину 12 питания, общую шину 13, шину 15 установки, выходную щину 17. АРИ имеет простую электрическую схему. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (l9) (И) А1 (5)) 4 Н 03 К 17/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2) ) 41)2246/24-2) (22) 17.06.86 (46) 30.0) ° 88. Бюл. 11 4 (72) В.И.Варшавский, Н.А.Голдин, Н.M.Êðàç÷åíêî, А.P.Òàóáèí и Б.С.Цирлин (53) 621. 382 (088. 8 ) (56) Авторское свидетельство СССР

)1 1022309, кл. Н 03 К 17/00, 22.02 ° 82.

Авторское свидетельство СССР

)) 1064461, кл. Н 03 К )7/00, 19.05.82. (54) АСИНХРОННЫЙ РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ (57) Изобретение относится к вычислительной технике и мокет быть использовано в системах коммутации и передачи данных. Цель изобретения — mooщение устройства. Асинхронный распределитель импульсов (АРИ) содержит ячейки 1 в калдом разряде, каждая из которых состоит из триггера 2 и злемента И-НЕ 3. Триггер 2 содерлжт нагрузочные элементы (НЭ) 4 и МДП-транзисторы 5-7. Элемент И-НЕ 3 содерлит

ИДП-транзисторы 8-10 и НЭ 1). АРИ содерзит также шину 12 питания, общую шину 13, шину 15 установки, выходную шину 17. АРИ имеет простую электрическую схему. 1 ил.

13707

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах коммутации и передачи данных.

Целью изобретения является упрощение устройства за счет уменьшения числа транзисторов в разрядной ячейке распределителя путем выполнения триггера каждой ячейки на МДП-транзисто- 10 рах и непосредственного соединения стоков МДП-транзисторов разноименных плеч триггеров соседних ячеек.

На чертеже приведена принципиальная схема асинхронного распределите- 16 ля.

Устройство содержит ячейки 1 в каждом разряде, каждая из которых состоит из триггера 2 и элемента И-НЕ 3.

Триггер 2 содержит два нагрузоч- 20 ных элемента 4 и три МДП-транзистора 5-7. Элемент И-НЕ 3 содержит три МДП-транзистора 8-10 и нагрузочный элемент 11.

Нагрузочные элементы 4 триггера 2 25 включены между шиной 12 питания и стоками соответственно первого 5 и третьего 7 МДП-транзисторов триггера 2.

Нагрузочные элементы 4 и 11 могут 30 быть выполнены также в виде,11-транзисторов. Триггеры 2 и элементы

И-НЕ 3 включены между шиной 12 питания и общей шиной 13. Первый 5 и второй 6 МДП-транзисторы триггера 2 соединены последовательно, причем исток второго МДП-транзистора 6 подключен к общей шине 13, Затвор первого МДП-транзистора 5, являющийся первым входом триггера, 40 соединен с первым входом 14 элемента И-НЕ 3 и подключен к шине 15 установки соответствующей ячейки 1.

Затвор второго МДП-транзистора 6 триггера 2, являющийся вторым входом триггера 2, подключен к стоку третьего МДП-транзистора 7. Сток первого

МДП-транзистора 5, являющийся первым выходом триггера 2, соединен с затвором третьего МДП-транзистора 7, являющимся третьим входом триггера 2, и подключен к второму входу 16 элемента И-НЕ 3. Выходная шина 17 i-и ячейки,являющаяся выходом элемента И-НЕ 3 этой ячейки, подключена к шине ) 5 установки последующей (i+1 ) ячейки 1 и к третьему входу 18 элемента И-НЕ 3 предыдущей (1-1) ячейки 1.Исток третьего

МДП-транзистора 7 триггера 2 i-й ячейки 1 подключен к точке последовательного соединения первого 5 и второго 6 МДПтранзисторов триггера 2 последующей (i+1)-й ячейки 1.

Устройство работает следующим образом.

Установка (1-1) яче йки 1 производится подачей на ее шину 15 установки нулевого логического уровня (низкого потенциала). При этом в триггер 2 этой ячейки записывается т.е. МДП-транзисторы 5 и 8 закрываются, после чего открывается МДП-транзистор 7, и на затворе МДП-транзистора 6 появляется низкий потенциал, закрывающий этот транзистор, в результате чего на выходной шине 17 (i-1)-й ячейки 1 сохраняется высокий потенциал до тех пор, пока низкий потенциал сохраняется на ее шине установки 15.

После того как на шине 15 установки (i-1)-й ячейки l появится высокий потенциал, открывающий МДПтранзистор 8, низкий потенциал установится на выходной шине 17 этой ячейки 1 и поступит на шину установки 15 последующей i-й ячейки 1, в результате чего в триггер 2 этой ячейки также будет записана "1".

Далее произойдет установка (1+1)-й ячейки 1, процесс которой аналогичен рассмотренному. Существенно, что до тех пор, пока в триггере 2 1-й ячейки 1 записана "1", в такой же триггер 2 (i-1)-й ячейки 1 не может быть записана "1". Действительно, при этом на истоке МДП-транзистора 7 имеется высокий потенциал, который поддерживает высокий потенциал на стоке того же МДП-транзистора 6 триггера 2. Поэтому подача на шине l5 установки (i-1) — и ячейки 1 низкого потенциала до того, как 1-я ячейка l перейдет в исходное состояние (т.е, в триггер 2 этой ячейки будет запи11 It сан 0 ), вызовет лишь появление высокого потенциала на стоке МДП-транзис тора 8.

Элементы И-НЕ 3 соседних ячеек образуют триггер, поэтому выходные шины 17 этих элементов не могут одновременно обладать низким потенциалом, т.е. низкий потенциальна выходной шине 17 i-й ячейки 1 поддерживает высокий потенциал на выходной шиз 1З707 не 17 (i-1)-й ячейки 1. Поэтому подача на шине 15 установки сигнала установки (i — 1)-й ячейки 1 не вызывает появления низкого потенциала на выходной шине 17 этой ячейки и изменения сигнала на выходной шине 17 (i-1)-й ячейки, Таким образом, повторная установка (i-1)-й ячейки 1 осуществляется лишь после того, как i-я ячейка 1 окажется в исходном состоянии.

Следовательно, при повторной инициации работы асинхронного распределителя до того как завершится предыдущий цикл его работы, последующая волна установок ячеек не достигнет предыдущей, так как между ними всегда будет находиться по крайней мере одна ячейка в исходном состоянии,что обеспечивает правильное функционирование распределителя в мультимикропрограммном режиме.

В предложенном асинхронном распределителе каждая ячейка требует для 25 своей реализации девять МДП-транзисторов, тогда как в рапределителе-прототипе — десять МДП-транзисторов, Таким образом, предложенное техническое решение дает экономию оборудова- 30 ния на 10Х чем достигается постав— ленная цель.

Фо рм ул а и з о б р е т е ни я

Асинхронный распределитель импульсов, содержащий в каждом разряде ячейки, каждая из которых состоит из

65 4 триггера и элемента И-НЕ, первый вход триггера соединен с первым входом элемента И-НЕ и подключен к шине ус-. тановки той же ячейки, первый выход триггера подключен к третьему входу триггера и второму входу элемента

И-НЕ, а второй выход триггера соединен с вторым входом триггера, причем первый и второй входы триггера подключены по схеме И, выходная шина

i-й ячейки, являющаяся выходом элемента И-НЕ, подключена к шине установки последующей (i+I )-й ячейки и третьему входу элемента И-НЕ предыдущей (i-1 )-й ячейки, о т л и— ч а ю шийся тем, что, с целью упрощения, триггер каждой ячейки выполнен в виде двух нагрузочных элементов и трех МДП-транзисторов, причем затворы первого и второго МДПтранзисторов, которые соединены последовательно, являются соответственно первым и вторым входами триггера, а нагрузочные элементы включены между шиной питания и стоками соответственно первого и третьего МДП-транзисторов, являющимися соответственно первым и вторым выходами триггера, затвор третьего МДП-транзистора является третьим входом триггера, исток подключен к точке последовательного соединения первого и второго МДПтранзисторов триггера последующей (i+1)-й ячейки, а исток второго МДПтранзистора триггера соединен с общей шиной, 1370765 (с+1) Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

)13035, Москва, Ж-35, Раушская наб., д.4/5

Производствейно-полиграфическое предприятие, г.ужгород, ул.Проектная,4

Редактор М,Циткина

Заказ 428/55

Составитель В.Лементуев

Техред М.Дидык Корректор Л.Пилипенко