Распределитель уровней

Распределитель уровней

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и может быть использовано в автоматических устройствах электронной коммутации. Цель изобретения - повьшение точности - достигается за счет обеспечения режима срабатывания распределителя уровней как по фронту, так и по срезу синхронизирующего импульса. Другая цель - повьшение надежности - достигается за счет исключения возможности неопределенных состояний и участия элементов устройства в гонках. Для этого в устройство, содержащее первый регистр 1 сдвига, второй регистр 2 сдвига, элемент И 3, триггер 4, шину 5 синхронизации, шину 6 тактирования, выходные шины 7.1-7.N, являющиеся соответственно выходами регистра 1 сдвига, дополнительно введены D-триггер 8, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9 и элемент НЕ 10. 1 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1370771

А1 (5!) 4 Н 03 К 17/62

ВСЕ члщщ

13, .

ЬК .::c.

„)З

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

7.1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4107187/24-21 (22) 18.08.86 (46) 30.01.88. Бюл. У 4 (72) И.В.Горалевич, Я.В.Коханый, И.В.Ходырев и А.Б.Черняк (53) 621.382(088.8) (56) Тарабрин Б.В. Справочник по интегральным микросхемам. М.: Энергия, 1980, с. 207.

Авторское свидетельство СССР

У 1172002, кл. Н 03 К 17/62, 07.08.85. (54) РАСПРЕДЕЛИТЕЛЬ УРОВНЕЙ (57) Изобретение относится к импульсной технике и может быть использовано в автоматических устройствах электронной коммутации. Цель изобретения — повьппение точности — достигается за счет обеспечения режима срабатывания распределителя уровней как по фронту, так и по срезу синхронизирующего импульса. Другая цель— повышение надежности — достигается за счет исключения возможности неопределенных состояний и участия элементов устройства в гонках. Для этого в устройство, содержащее первый регистр 1 сдвига, второй регистр 2 сдвига, элемент И 3, триггер 4, шину

5 синхронизации, шину 6 тактирования, выходные шины 7.1-7.N, являющиеся соответственно выходами регистра сдвига, дополнительно введены D-триггер 8, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9 и элемент НЕ 10. 1 ил.

1370771

При включении напряжения питания состояние второго регистра 2 сдвига может быть произвольным. В случае 50 присутствия логической единицы в последнем разряде второго регистра 2 сдвига уровень логического нуля с его инверсного выхода обнуляет по

R-входу триггер 4, что соответствует поступлению сигнала логического нуля на D-вход второго регистра 2 сдвига.

В самом неблагоприятном случае за время поступления N импульсов по

Изобретение относится к импульсной технике, в частности к распределителям, и может быть использовано в автоматических устройствах элекг 5 тронной коммутации.

Цель изобретения — повышение точности, достигаемой за счет обеспечения режима срабатывания распределителя уровней как по фронту, так и по срезу синхронизирующего импульса, и повышения надежности за счет исключения возможности неопределенных состояний и участия элементов устройства в гонках. 15

На чертеже представлена функциональная схема распределителя уровней.

Распределитель уровней содержит первый регистр 1 сдвига, второй регистр 2 сдвига, элемент И 3, триггер 20

4, шину 5 синхронизации, шину 6 тактирования, выходные шины 7.1-7.N являющиеся выходами первого регистра

1 сдвига, D-триггер 8, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9, элемент HE 10. Выход триггера 4 соединен с D-нходом второго регистра 2 сдвига, выход первого разряда которого соединен с D-входом первого регистра 1 сдвига, а инверсный выход последнего разряда с R-входом триггера 4 и первьв,;ходом элемента И 3, второй вход которого соединен с шиной 6 тактирования. Выход элемента НЕ 10 соединен с С-входом первого регистра 1 сдвига, а вход — с С-входом второго регистра 2 сдвига и выходом элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 9, первый вход которого соединен с шиной 5 синхронизации и D-входом

D- триггера 8, а второй — с прямым вы- 40 ходом D-триггера 8, С-вход которого соединен с шиной 6 тактирования, выход элемента И 3 соединен с С-входом триггера 4.

Распределитель уровней работает 45 следующим образом. шине 5 синхронизации второй регистр

2 сдвига устанавлинается в нулевое состояние. При этом сигнал логической единицы с инверсного выхода последнего разряда второго регистра 2 сдвига разрешает по R-входу установку триггера 4 в единичное состояние.

Нулевое состояние триггера 4 и второго регистра 2 сдвига является исходным для распределителя уровней.

При подаче единичного сигнала по шине 6 тактирования срабатывает элемент

И 3, и фронтом единичного сигнала с его выхода триггер 4 устанавливается в единичное состояние, что соответствует подаче уровня логической единицы íà D-вход второго регистра 2 сдвига. Фронтом того же сигнала по шине

6 тактирования, если на шине 5 синхронизации присутствует уровень логической единицы, D-триггер 8 устанавливается в единичное состояние, а если на шине 5 синхронизации в этот момент присутствует уровень логического нуля, то D-триггер 8 устанавливается соответственно в нулевое состояние. При нулевом состоянии D-триггера 8 элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9 работает как повторитель и информация во второй регистр 2 сдвига записывается по фронту импульса синхронизации с шины 5 синхронизации, а если

D-триггер 8 установлен в единичное состояние, информация во второй регистр 2 сдвига записывается по спаду импульса синхронизации с шины 5 синхронизации (элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

9 работает как инвертор). Таким образом, информация во второй регистр

2 сдвига записывается либо по фронту импульса с шины 5 синхронизации, ли" бо по срезу этого импульса, поэтому если тактирующий сигнал с шины 6 тактирования пришел при единичном состоянии на шине 5 синхронизации, информация во второй регистр 2 сдвига записывается по срезу того же синхроимпульса, в противном случае по фронту следующего импульса синхронизации по шине 5 синхронизации.

Следовательно, предельное время ожидания устройстна не превышает половину периода следонания импульсов по шине 5 синхронизации. Сигнал логической единицы с выхода второго регистра 2 сдвига переписывается íà D-вход первого регистра 1 сдвига срезом им137О771

Составитель А.Чаховский

Техред М.Дндык Корректор В.Бутяга

Редактор М.Циткина

Заказ 428/55 Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 пульса синхронизации с выхода элемента ИСКЛЮЧАКЩЕЕ ИЛИ 9 (инвертированного элементом НЕ 10), что соответствует появлению единичного сигнала на выходной шине 7.1.

Через время, определяемое периодом следования импульсов по шине 5 синхронизации, на каждой выходной шине

7.1...7.N возникает уровень логической единицы. После поступления

N-ro импульса по шине 5 синхронизации происходит запись единицы в последний разряд второго регистра 2 сдвига, и инверсный нулевой уровень 15 блокирует элементы И 3, обнуляя триггер 4. Таким образом, точность работы распределителя импульсов в первом такте работы возрастает максимум в два раза за счет возможности срабаты-20 вания по фронту или срезу синхроимпульса в зависимости от момента прихода тактирующего сигнала.

Формула из обретения 25

Распределитель уровней, содержащий триггер, элемент И, шину синхрониза— ции, шину тактирования, первый и второй регистры сдвига, выходы первого регистра сдвига соединены с выходными шинами, выход триггера соединен с

D-входом второго регистра сдвига, выход первого разряда которого соединен с D-входом первого регистра сдвига, а инверсный выход последнего разряда— с R-входом триггера и первым входом элемента И, второй вход которого соединен с шиной тактирования, о т л и— ч а ю шийся тем, что, с целью повышения точности и надежности работы устройства, в него введен D"òðèãrep, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент

НЕ, выход которого соединен с С-входом первого регистра сдвига, а вход— с С-входом второго регистра сдвига и выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с шиной синхронизации и D-входом D-триггера, а второй вход — с прямым выходом D-триггера, С-вход которого соединен с шиной тактирования, выход элемента И соединен с С-входом триг-. гера, на D-вход которого подано напряжение уровнем логической единицы.